中科微点-全球专利检索

  1. Login
  2. Sign Up

Search Results

6 records (took 0.024 seconds)

    METHOD OF FABRICATING A TRANSISTOR WITH SEMICONDUCTOR GATE COMBINED LOCALLY WITH A METAL
    1.
    发明申请
    METHOD OF FABRICATING A TRANSISTOR WITH SEMICONDUCTOR GATE COMBINED LOCALLY WITH A METAL 审中-公开
    制造半导体门与金属组合的晶体管的方法

    公开(公告)号：WO2008084085A9

    公开(公告)日：2009-09-03

    申请号：PCT/EP2008050260

    申请日：2008-01-10

    Applicant: ST MICROELECTRONICS CROLLES 2 ,  NXP BV ,  MUELLER MARKUS ,  BIDAL GREGORY

    Inventor： MUELLER MARKUS ,  BIDAL GREGORY

    IPC: H01L21/28

    CPC classification number: H01L29/517 ,  H01L21/28052 ,  H01L21/28097 ,  H01L21/28105 ,  H01L29/42376 ,  H01L29/665 ,  H01L29/6659 ,  H01L29/7833

    Abstract: The invention concerns a method of forming a field effect transistor comprising a gate (G) formed on an insulating layer, the gate having, in a zone in contact with the insulating layer, a semiconducting central zone (50) and lateral zones (48) in the length of the gate (G), the method comprising forming a gate (G) comprising a portion of insulating layer (32), a portion of semiconducting layer formed over the insulating layer (32), and a portion of mask layer formed over the semiconducting layer; performing an etching of the portion of the mask layer such that only a portion in the centre of the gate (G) remains; and reacting the semiconducting gate with a metal deposited over the gate.

    Abstract translation: 本发明涉及一种形成场效应晶体管的方法，该场效应晶体管包括形成在绝缘层上的栅极（G），该栅极在与绝缘层接触的区域内具有半导体中心区域（50）和侧向区域（48） 在栅极（G）的长度上，所述方法包括形成包括绝缘层（32）的一部分的栅极（G），形成在绝缘层（32）上的半导体层的一部分，以及形成的掩模层的一部分 在半导体层上; 对掩模层的部分进行蚀刻，使得只有栅极（G）的中心部分保留; 并使半导电栅极与沉积在栅极上的金属反应。

    TRANSISTOR MOSFET, COMPOSANT INCLUANT PLUSIEURS TELS TRANSISTORS ET PROCEDE DE FABRICATION
    2.
    发明专利
    TRANSISTOR MOSFET, COMPOSANT INCLUANT PLUSIEURS TELS TRANSISTORS ET PROCEDE DE FABRICATION 未知

    公开(公告)号：FR2976122A1

    公开(公告)日：2012-12-07

    申请号：FR1154796

    申请日：2011-05-31

    Applicant: ST MICROELECTRONICS CROLLES 2

    Inventor： HUGUENIN JEAN-LUC ,  BIDAL GREGORY

    IPC: H01L29/78 ,  H01L21/8232

    Abstract: L'invention concerne un transistor à effet de champ à grille isolée comportant : ▪ un substrat semi-conducteur (1) ; ▪ une structure de grille (2) comportant une électrode (6) et une couche diélectrique (4, 5) séparant l'électrode (6) et ledit substrat (1); ▪ une zone drain (25) et une zone source (26) disposées de part et d'autre de la grille (6), et séparées par une portion du substrat (6) ; ▪ au moins deux régions conductrices (27, 28) formant les bornes de connexion avec les zones (25, 26) source et drain, et s'étendant sur au moins la hauteur de la structure de grille (6), et dans lequel les zones (25, 26) source et drain sont à base d'un matériau métallique.

    PROCÉDÉ DE FABRICATION DE TRANSISTORS MOS A DIFFÉRENTS TYPES D'EMPILEMENTS DE GRILLES
    4.
    发明专利
    PROCÉDÉ DE FABRICATION DE TRANSISTORS MOS A DIFFÉRENTS TYPES D'EMPILEMENTS DE GRILLES 未知

    公开(公告)号：FR2965661A1

    公开(公告)日：2012-04-06

    申请号：FR1058024

    申请日：2010-10-04

    Applicant: ST MICROELECTRONICS CROLLES 2

    Inventor： HUGUENIN JEAN-LUC ,  BIDAL GREGORY

    IPC: H01L21/8249 ,  H01L21/78

    Abstract: L'invention concerne un procédé de fabrication de trois types de transistors MOS dans trois régions d'un même substrat, comprenant : formation d'une première couche isolante, élimination de la première couche isolante dans les première et deuxième régions, formation d'une couche d'oxyde de silicium, dépôt d'une couche isolante de constante diélectrique au moins deux fois supérieure à l'oxyde de silicium, dépôt d'une première couche conductrice récupératrice d'oxygène, élimination de la première couche conductrice dans les deuxième et troisième régions, et recuit.

Patent Agency Ranking