-
公开(公告)号：FR3122768A1
公开(公告)日：2022-11-11
申请号：FR2104849
申请日：2021-05-07
Inventor： COGONI DEBORAH , GOUBOT RAPHAEL , BOUTALEB YOUNES
IPC: H01L23/02
Abstract: Boîtier optique La présente description concerne un boîtier optique (20) comprenant :- un substrat (100) en un premier matériau présentant une face supérieure (101) et une face inférieure (102) et comprenant des connexions électriques (110) ;- une puce électronique (200) présentant une face inférieure (202) assemblée sur la face supérieure (101) du substrat, et une face supérieure (201) ;- un capteur optique (250) intégré dans la puce électronique (200) ou assemblé sur la face supérieure (201) de la puce électronique (200) ;le substrat (100) comprenant au moins une cavité (150) débouchant au moins sur la face supérieure (101) dudit substrat, ladite cavité étant remplie d’un second matériau (500) présentant une conductivité thermique supérieure à la conductivité thermique du premier matériau, la puce électronique (200) étant disposée sur le substrat de manière à recouvrir ladite au moins une cavité. Figure pour l'abrégé : Fig. 2
-
公开(公告)号：FR3117667A1
公开(公告)日：2022-06-17
申请号：FR2013045
申请日：2020-12-11
Applicant: ST MICROELECTRONICS GRENOBLE 2
Inventor： COFFY ROMAIN , BOUTALEB YOUNES
Abstract: Boîtier optique (BT) de circuit intégré, comprenant une puce électronique (PO) supportant un dispositif optique (DO) et des zones de connexion électrique (ZC), un enrobage isolant (EN) enrobant la puce, recouvrant les zones de connexion électrique et découvrant le dispositif optique, un moyen optique d’obturation (MO) fixé au moins en partie sur une première face de l’enrobage isolant et en couplage optique avec le dispositif optique, et des vias (VA) traversant l’enrobage depuis sa première face jusqu’à une deuxième face opposée à la première face et ayant des parois internes équipées de chemins électriquement conducteurs (CC) reliés d’une part aux zones de connexion électrique de la puce par des pistes électriquement conductrices (PC) aménagées sur la première face de l’enrobage et ayant d’autre part des extrémités débordant (ED) sur la deuxième face de l’enrobage. Figure pour l’abrégé : Fig 1
-
公开(公告)号：FR3116383A1
公开(公告)日：2022-05-20
申请号：FR2011744
申请日：2020-11-17
Applicant: ST MICROELECTRONICS GRENOBLE 2
Inventor： BOUTALEB YOUNES , QUERCIA FABIEN , HAJJI ASMA , HAJJI OUAFA
IPC: H01L31/024
Abstract: Boîtier de circuit intégré, comprenant un substrat support (20) supportant une puce électronique (50), un enrobage (40) situé sur le substrat support et enrobant ladite puce électronique, un dissipateur thermique(80) situé au-dessus de ladite puce électronique et au-dessus d’au moins une partie dudit enrobage et fixé sur ledit enrobage par un matériau adhésif (90) et une couche (70) d’un matériau d’interface thermique située entre la puce électronique et le dissipateur thermique, dans lequel l’enrobage (40) comporte une première tranchée (401) entourant ladite puce (50) et située entre la couche (70) de matériau d’interface thermique et le matériau adhésif (90). Figure de l’abrégé : figure 2
-
公开(公告)号：FR3141797B1
公开(公告)日：2025-04-25
申请号：FR2211602
申请日：2022-11-08
Applicant: ST MICROELECTRONICS GRENOBLE 2
Inventor： COFFY ROMAIN , BOUTALEB YOUNES
Abstract: Selon un aspect, il est proposé un boîtier (BT) comprenant : - une plaque de montage (SUB1) présentant une première partie (TPAD) apte à dissiper de la chaleur et une deuxième partie (SPAD1, SPAD2) apte à transmettre ou recevoir des signaux électriques, - un enrobage (RES) logeant une première puce électronique (P1) ayant un premier substrat semiconducteur (SUBST1) et configurée pour dégager en fonctionnement une première quantité de chaleur ainsi qu’une deuxième puce électronique (P2) ayant un deuxième substrat semiconducteur (SUBST2) et configurée pour dégager en fonctionnement une deuxième quantité de chaleur, la première puce (P1) étant thermiquement couplée à la première partie (TPAD) et électriquement couplée à la deuxième puce (P2) ainsi qu’à la deuxième partie (SPAD2) au moins par l’intermédiaire de fils de liaison (WB1, WB2), la deuxième puce (P2) étant thermiquement couplée à la première partie (TPAD) et électriquement couplée à la deuxième partie (SPAD1) par l’intermédiaire d’au moins une matrice de billes de connexion (BP1, BP2). Figure pour l’abrégé : Fig 1
-
Patent Agency Ranking
公开(公告)号：FR3128820B1
公开(公告)日：2025-02-28
申请号：FR2111530
申请日：2021-10-29
Applicant: ST MICROELECTRONICS GRENOBLE 2
Inventor： BOUTALEB YOUNES , KAIRE DAVID , COFFY ROMAIN
IPC: H01L23/433
Abstract: Refroidissement d'un dispositif électronique La présente description concerne un dispositif électronique (100) comprenant : une puce électronique (101) comprend une zone active (107) sur une première face (103), et une deuxième face (105) opposée à la première face (103) ; un substrat (111), la première face (103) de ladite puce (101) étant montée sur une troisième face (113) dudit substrat (111) ; et un capot (119) conducteur thermiquement comprenant une partie transversale (121 ; 403) s'étendant au moins au-dessus de la deuxième face (105) de ladite puce électronique (101), dans lequel le dispositif électronique (100) comprend, en outre, au moins un pilier (127) conducteur thermiquement reliant la deuxième face (105) de la puce électronique (101) à ladite partie transversale (121) dudit capot (119) conducteur thermiquement. Figure pour l'abrégé : Fig. 1
-
公开(公告)号：FR3124888A1
公开(公告)日：2023-01-06
申请号：FR2107250
申请日：2021-07-05
Applicant: ST MICROELECTRONICS GRENOBLE 2
Inventor： BOUTALEB YOUNES
Abstract: Boîtier de circuit intégré, comprenant -un substrat support (1) supportant au moins une puce électronique (6), -un capot (2) recouvrant ladite au moins une puce électronique, le capot étant formé d’un premier matériau et comportant une paroi latérale annulaire (20) fixée sur le substrat support, une paroi supérieure (21) située au-dessus de ladite au moins une puce et une paroi de raccordement annulaire (23) entre la paroi latérale et la paroi supérieure, s’étendant en retrait par rapport à la paroi latérale et à la paroi supérieure et ayant une face externe (230) délimitant un logement annulaire (231) externe au capot, et-une couronne (4) formée d’un deuxième matériau différent du premier matériau et située dans ledit logement externe (231). Figure pour l’abrégé : Fig 1
-
公开(公告)号：FR3116383B1
公开(公告)日：2023-01-06
申请号：FR2011744
申请日：2020-11-17
Applicant: ST MICROELECTRONICS GRENOBLE 2
Inventor： BOUTALEB YOUNES , QUERCIA FABIEN , HAJJI ASMA , HAJJI OUAFA
IPC: H01L31/024
Abstract: Boîtier de circuit intégré, comprenant un substrat support (20) supportant une puce électronique (50), un enrobage (40) situé sur le substrat support et enrobant ladite puce électronique, un dissipateur thermique(80) situé au-dessus de ladite puce électronique et au-dessus d’au moins une partie dudit enrobage et fixé sur ledit enrobage par un matériau adhésif (90) et une couche (70) d’un matériau d’interface thermique située entre la puce électronique et le dissipateur thermique, dans lequel l’enrobage (40) comporte une première tranchée (401) entourant ladite puce (50) et située entre la couche (70) de matériau d’interface thermique et le matériau adhésif (90). Figure de l’abrégé : figure 2
-
公开(公告)号：FR3123733A1
公开(公告)日：2022-12-09
申请号：FR2106000
申请日：2021-06-08
Applicant: ST MICROELECTRONICS GRENOBLE 2
Inventor： COFFY ROMAIN , BOUTALEB YOUNES
Abstract: Boîtier optique de circuit intégré, comprenant un substrat support (1), un capot (2) définissant avec le substrat support un logement (3) et comportant un corps de capot (20) fixé sur le substrat support et un moyen d’obturation optique (21) fixé sur le corps de capot, une puce électronique (4) disposée dans le logement au-dessus du substrat support et ayant une face (FAR) supportant un dispositif optique (7) en couplage optique avec le moyen d’obturation optique, dans lequel le corps de capot (20) est thermiquement conducteur et le boîtier comprend en outre dans ledit logement (3) un moyen de liaison (8,9) thermiquement conducteur couplé de façon thermiquement conductrice entre le corps de capot (20) et la puce électronique (4). Figure pour l’abrégé : Fig 1
-
公开(公告)号：FR3116944A1
公开(公告)日：2022-06-03
申请号：FR2012530
申请日：2020-12-02
Applicant: ST MICROELECTRONICS GRENOBLE 2
Inventor： BOUTALEB YOUNES
IPC: H01L23/36
Abstract: Boîtier de circuit intégré, comprenant un substrat de support (SS) comportant une face de montage (FM), une plaque perforée de dissipation thermique (PDT) fixée sur la face de montage, une puce électronique (PE) fixée sur la plaque perforée de dissipation thermique et électriquement connectée à des zones métalliques de ladite face de montage par des connexions électriques (CX) traversant les perforations de ladite plaque perforée. Figure pour l’abrégé : Fig 1
-
-
-
-
-
-
-
-
Search Results
9
records
(took 0.032 seconds)
