公开(公告)号：DE602006009627D1

公开(公告)日：2009-11-19

申请号：DE602006009627

申请日：2006-04-26

Applicant: ST MICROELECTRONICS NV ,  ST MICROELECTRONICS SA

Inventor： CONTI FREDERIC ,  DUEZ FREDERIC ,  ROUX JOCELYN

IPC: H04B1/04 ,  H04B1/30 ,  H04B17/00

公开(公告)号：FR2885735B1

公开(公告)日：2007-08-03

申请号：FR0504675

申请日：2005-05-10

Applicant: ST MICROELECTRONICS SA

Inventor： PRUVOST SEBASTIEN ,  ROUX JOCELYN

Abstract: The circuit has a set of metallization levels (3-9) and dielectric layers, where one metallization level is disposed between two dielectric layers, and each level includes a set of metallic components. A thick dielectric region (17) is disposed above two metallization levels (3, 4) and laterally near the set of metallization levels, where a part of the levels (3, 4) situated under the dielectric region forms a barrier between the region and a substrate. A conductor strip (2) has upper and lower bands and is disposed on the region so that the region forms a waveguide.

公开(公告)号：FR3116399A1

公开(公告)日：2022-05-20

申请号：FR2011663

申请日：2020-11-13

Applicant: ST MICROELECTRONICS SA

Inventor： ROUX JOCELYN

IPC: H04B1/10 ,  H03F1/30

Abstract: L’invention concerne un ensemble radiofréquence comprenant un circuit radiofréquence comprenant au moins un groupe de N≥2 amplificateurs (A1, A2) disposés en série sur un substrat (1), ledit ensemble comprenant un boitier (2) dans lequel le substrat (1) est disposé, chaque amplificateur comprenant un point de masse local (b1, b2, b3) et un point d’alimentation local (a1, a2, a3), lesdits points de masse commune étant reliés à une masse commune (GND) à l’extérieur du boitier (2), lesdits points d’alimentation commun étant reliés une alimentation commune (VDD) à l’extérieur du boitier, ledit ensemble comprenant au moins N-1 circuit parallèle LC disposé entre l’alimentation commune (VDD) et le point d’alimentation local (a2, a3) d’un amplificateur (A2) de manière à atténuer les boucles de courant entre deux amplificateurs en série. Figure pour l’abrégé : Fig. 1

公开(公告)号：FR2885735A1

公开(公告)日：2006-11-17

申请号：FR0504675

申请日：2005-05-10

Applicant: ST MICROELECTRONICS SA

Inventor： PRUVOST SEBASTIEN ,  ROUX JOCELYN

IPC: H01P3/00

Abstract: Circuit intégré 1, comprenant une pluralité de niveaux de métallisation 3 à 9, une région diélectrique épaisse disposée au-dessus d'au moins deux niveaux de métallisation et latéralement au voisinage d'une pluralité de niveaux de métallisation, la partie des deux niveaux de métallisation située sous la région diélectrique 17 formant un écran, et un ruban conducteur 2 disposé sur la région diélectrique 17, de façon que la région diélectrique 17 forme un guide d'ondes.

公开(公告)号：FR2883414A1

公开(公告)日：2006-09-22

申请号：FR0502746

申请日：2005-03-21

Applicant: ST MICROELECTRONICS SA

Inventor： BOULEMNAKHER MOUNIR ,  ROUX JOCELYN ,  BELY MICKAEL

IPC: H01L21/02

Abstract: Structure capacitive réalisée dans des niveaux d'un circuit intégré, comprenant, dans chaque niveau, des branches parallèles (2, 3) distantes les unes des autres, formées de telle sorte que les branches d'un niveau sont inclinées par rapport aux branches d'un niveau adjacent, les branches (2a, 2b) d'un niveau étant reliées sélectivement aux branches (3a, 3b) d'un niveau adjacent.par des vias de connexion électrique (4, 5) de façon à constituer des armatures (6, 7) comprenant respectivement certaines des branches de chaque niveau reliées par des vias.