公开(公告)号：FR2871940B1

公开(公告)日：2007-06-15

申请号：FR0406684

申请日：2004-06-18

Applicant: ST MICROELECTRONICS ROUSSET ,  UNIV D AIX MARSEILLE I

Inventor： MIRABEL JEAN MICHEL ,  REGNIER ARNAUD ,  BOUCHAKOUR RACHID ,  LAFFONT ROMAIN ,  MASSON PASCAL

IPC: H01L29/788 ,  G11C16/04 ,  H01L21/8247 ,  H01L27/115 ,  H01L29/423

Abstract: The present invention relates to a floating-gate MOS transistor, comprising drain and source regions implanted into a silicon substrate, a channel extending between the drain and source regions, a tunnel oxide, a floating gate, a gate oxide and a control gate extending according to a determined gate length. According to the present invention, the control gate comprises a small gate and a large gate arranged side by side and separated by an electrically insulating material. Application to the production of memory cells without access transistor, and to the implementation of an erase-program method with reduced electrical stress for the tunnel oxide.

公开(公告)号：FR2871940A1

公开(公告)日：2005-12-23

申请号：FR0406684

申请日：2004-06-18

Applicant: ST MICROELECTRONICS ROUSSET ,  UNIV D AIX MARSEILLE I

Inventor： MIRABEL JEAN MICHEL ,  REGNIER ARNAUD ,  BOUCHAKOUR RACHID ,  LAFFONT ROMAIN ,  MASSON PASCAL

IPC: G11C16/04 ,  H01L27/115 ,  H01L29/423 ,  H01L29/788 ,  H01L21/8247

Abstract: L'invention concerne un transistor MOS (20) à grille flottante, comprenant des régions de drain (1) et de source (2) implantées dans un substrat de silicium (3), un canal (4) s'étendant entre les régions de drain et de source, un oxyde tunnel (5), une grille flottante (6), un oxyde de grille (7) et une grille de contrôle (8) s'étendant selon une largeur de grille déterminée. Selon l'invention, la grille de contrôle (8) comprend une petite grille (9) et une grande grille (10) agencées côte à côte et séparées par un matériau électriquement isolant (11). Application à la réalisation de cellules mémoire sans transistor d'accès, et à la mise en oeuvre d'un procédé d'effacement-programmation à stress électrique réduit pour l'oxyde tunnel.

公开(公告)号：DE602006003605D1

公开(公告)日：2008-12-24

申请号：DE602006003605

申请日：2006-09-22

Applicant: ST MICROELECTRONICS SA ,  ST MICROELECTRONICS ROUSSET ,  UNIV D AIX MARSEILLE I

Inventor： BOUCHAKOUR RACHID ,  BIDAL VIRGINIE ,  CANDELIER PHILIPPE ,  FOURNEL RICHARD ,  GENDRIER PHILIPPE ,  LAFFONT ROMAIN ,  MASSON PASCAL ,  MIRABEL JEAN-MICHEL ,  REGNIER ARNAUD

IPC: H01L29/423 ,  H01L29/788

Abstract: The memory point has a floating gate (103) placed above a P-type semiconductor substrate (100) and comprising a central portion (110) and end portions (111, 112) respectively insulated from the substrate by a thin insulating layer (102) and an insulating area (107). The central portion is by majority doped with P-type doping and the end portions comprise N-type doped zone constituting a part of a PN junction. The end portions form electron wells so that electrons injected into the gate are stored at level of the end portions.

公开(公告)号：FR2891398A1

公开(公告)日：2007-03-30

申请号：FR0552849

申请日：2005-09-23

Applicant: ST MICROELECTRONICS SA ,  ST MICROELECTRONICS ROUSSET ,  UNIV D AIX MARSEILLE I

Inventor： BOUCHAKOUR RACHID ,  BIDAL VIRGINIE ,  CANDELIER PHILIPPE ,  FOURNEL RICHARD ,  GENDRIER PHILIPPE ,  LAFFONT ROMAIN ,  MASSON PASCAL ,  MIRABEL JEAN MICHEL ,  REGNIER ARNAUD

IPC: H01L27/115 ,  H01L21/8247

Abstract: L'invention concerne un point mémoire non volatil incluant une grille flottante placée au-dessus d'un substrat semiconducteur, la grille flottante comprenant des portions actives isolées du substrat par des couches isolantes fines, et des portions inactives isolées du substrat par des couches isolantes épaisses non traversables par des électrons, les portions actives étant majoritairement dopées de type P et les portions inactives comprenant au moins une zone dopée de type N constituant une partie d'une jonction PN.