公开(公告)号：FR2932623A1

公开(公告)日：2009-12-18

申请号：FR0803348

申请日：2008-06-16

Applicant: UNIV D AIX MARSEILLE I ,  IHS HASSAN

Inventor： IHS HASSAN ,  DUFAZA CHRISTIAN

IPC: H03F3/217

Abstract: L'invention concerne un amplificateur (A2) comprenant un modulateur delta-sigma numérique (2), un quantificateur (QT1) recevant un signal (NSS) fourni par un étage delta-sigma (DS5) et fournissant un signal quantifié (QS), et un circuit de puissance (PA) fournissant un signal de sortie (OS). Le dispositif comprend N boucles d'état d'un premier type configurées pour renvoyer le signal de sortie (OS) à des sommateurs de N étages delta-sigma de plus faible rang, chaque boucle d'état du premier type comprenant un filtre passe-bas analogique (LPF1) pour fournir un signal de sortie filtré (FOS), un convertisseur analogique-numérique (ADC) pour fournir un signal de sortie filtré numérisé (DFOS), et au moins un filtre numérique passe-bas (DF1) pour fournir un signal de sortie filtré numérisé filtré (FDFOS1, FDFOS2, FDFOS3, FDFOSC).

公开(公告)号：FR2904112A1

公开(公告)日：2008-01-25

申请号：FR0606623

申请日：2006-07-20

Applicant: UNIV D AIX MARSEILLE I ,  CENTRE NAT RECH SCIENT

Inventor： CULCASI MARCEL ,  PIETRI SYLVIA ,  TORDO PAUL ,  GOSSET GAELLE ,  KAROUI HAKIM

IPC: G01N33/487

Abstract: Procédé de détection, identification ou quantification de radicaux libres dans un fluide biologique dans lequel on prélève un fluide biologique, on mélange immédiatement ledit fluide biologique avec une composition réactive renfermant un composé piégeur de radicaux libres, un agent stabilisant et un agent chélatant non oxydant, puis on procède à l'analyse du mélange ainsi obtenu à l'aide d'un appareil d'analyse détectant un composé comprenant un électron libre, dispositif de prélèvement d'un échantillon d'un fluide biologique pour l'envoyer immédiatement en mélange avec ladite composition réactive et kits pour la mise en oeuvre du procédé ci-dessus.

公开(公告)号：FR2871940B1

公开(公告)日：2007-06-15

申请号：FR0406684

申请日：2004-06-18

Applicant: ST MICROELECTRONICS ROUSSET ,  UNIV D AIX MARSEILLE I

Inventor： MIRABEL JEAN MICHEL ,  REGNIER ARNAUD ,  BOUCHAKOUR RACHID ,  LAFFONT ROMAIN ,  MASSON PASCAL

IPC: H01L29/788 ,  G11C16/04 ,  H01L21/8247 ,  H01L27/115 ,  H01L29/423

Abstract: The present invention relates to a floating-gate MOS transistor, comprising drain and source regions implanted into a silicon substrate, a channel extending between the drain and source regions, a tunnel oxide, a floating gate, a gate oxide and a control gate extending according to a determined gate length. According to the present invention, the control gate comprises a small gate and a large gate arranged side by side and separated by an electrically insulating material. Application to the production of memory cells without access transistor, and to the implementation of an erase-program method with reduced electrical stress for the tunnel oxide.

公开(公告)号：FR2881852B1

公开(公告)日：2007-04-13

申请号：FR0550367

申请日：2005-02-08

Applicant: ST MICROELECTRONICS SA ,  UNIV D AIX MARSEILLE I

Inventor： MALHERBE ALEXANDRE ,  KUSSENER EDITH ,  TELANDRO VINCENT

IPC: G06F1/00 ,  G06K19/073

公开(公告)号：FR2871940A1

公开(公告)日：2005-12-23

申请号：FR0406684

申请日：2004-06-18

Applicant: ST MICROELECTRONICS ROUSSET ,  UNIV D AIX MARSEILLE I

Inventor： MIRABEL JEAN MICHEL ,  REGNIER ARNAUD ,  BOUCHAKOUR RACHID ,  LAFFONT ROMAIN ,  MASSON PASCAL

IPC: G11C16/04 ,  H01L27/115 ,  H01L29/423 ,  H01L29/788 ,  H01L21/8247

Abstract: L'invention concerne un transistor MOS (20) à grille flottante, comprenant des régions de drain (1) et de source (2) implantées dans un substrat de silicium (3), un canal (4) s'étendant entre les régions de drain et de source, un oxyde tunnel (5), une grille flottante (6), un oxyde de grille (7) et une grille de contrôle (8) s'étendant selon une largeur de grille déterminée. Selon l'invention, la grille de contrôle (8) comprend une petite grille (9) et une grande grille (10) agencées côte à côte et séparées par un matériau électriquement isolant (11). Application à la réalisation de cellules mémoire sans transistor d'accès, et à la mise en oeuvre d'un procédé d'effacement-programmation à stress électrique réduit pour l'oxyde tunnel.

公开(公告)号：FR2897674B1

公开(公告)日：2015-03-20

申请号：FR0601481

申请日：2006-02-20

Applicant: UNIV D AIX MARSEILLE I ,  CENTRE NAT RECH SCIENT

Inventor： BARBATI STEPHANE ,  AMBROSIO MAURICE ,  FONTANIER VIRGINIE

IPC: F23G7/00 ,  F23G5/033 ,  F23G5/28 ,  F23G5/46

公开(公告)号：FR2894698B1

公开(公告)日：2008-02-29

申请号：FR0512441

申请日：2005-12-08

Applicant: ST MICROELECTRONICS SA ,  UNIV D AIX MARSEILLE I

Inventor： BERGERET EMMANUEL ,  GAUBERT JEAN ,  PANNIER PHILIPPE ,  RIZZO PIERRE

IPC: G06K7/00 ,  G06K19/07 ,  H02M3/07

Abstract: The method involves producing a direct voltage (Vccp) equal to a fraction of a supply voltage (Vcc) from high frequency antenna signals (S1, S2). Pumping signals (H1, H2) having a frequency lesser than the frequency of the antenna signals are produced using a low voltage oscillator (LVOSC) electrically supplied by the voltage (Vccp). The voltage (Vccp) is boosted using a charging pump (PMP2) driven by the signals (H1, H2) for obtaining the supply voltage. Independent claims are also included for the following: (1) an integrated circuit comprising an electronic circuit (2) an electronic circuit comprising a control unit (3) a portable electronic object comprising an integrated circuit.

公开(公告)号：FR2861931A1

公开(公告)日：2005-05-06

申请号：FR0350752

申请日：2003-10-30

Applicant: ST MICROELECTRONICS SA ,  UNIV D AIX MARSEILLE I

Inventor： ENGUENT JEAN PIERRE ,  ARTIGUES OLIVIER ,  TETELIN CLAUDE

IPC: H03D1/02 ,  H04L27/06 ,  G06K7/08

公开(公告)号：DE602006010453D1

公开(公告)日：2009-12-31

申请号：DE602006010453

申请日：2006-02-07

Applicant: ST MICROELECTRONICS SA ,  UNIV D AIX MARSEILLE I

Inventor： TELANDRO VINCENT ,  MALHERBE ALEXANDRE ,  KUSSENER EDITH

IPC: G06K19/073

公开(公告)号：FR2900278A1

公开(公告)日：2007-10-26

申请号：FR0651391

申请日：2006-04-20

Applicant: ST MICROELECTRONICS ROUSSET ,  UNIV D AIX MARSEILLE I

Inventor： DREUX PHILIPPE ,  MERCIER OLIVIER

IPC: H01L21/66 ,  G01R31/303

Abstract: L'invention concerne un procédé et un dispositif de test de paramètres de fabrication d'un circuit intégré, effectuant une étape d'activation d'un ensemble (51) de circuits de génération (60) d'une même grandeur (f), tous différents les uns des autres pour fournir des valeurs nominales différentes, et une étape de mesure (71) des valeurs courantes fournies par les différents circuits de génération.