中科微点-全球专利检索

  1. Login
  2. Sign Up

Search Results

14 records (took 0.023 seconds)

    SYNTHETISEUR DE FREQUENCE NUMERIQUE
    3.
    发明专利
    SYNTHETISEUR DE FREQUENCE NUMERIQUE 未知

    公开(公告)号：FR2922697A1

    公开(公告)日：2009-04-24

    申请号：FR0758456

    申请日：2007-10-22

    Applicant: ST MICROELECTRONICS SA

    Inventor： BADETS FRANCK ,  FINATEU THOMAS

    IPC: H03K5/04 ,  H03L7/18

    Abstract: L'invention concerne un synthétiseur de fréquence numérique (40) recevant un premier signal (CLK) correspondant à une suite périodique de premières impulsions à une première fréquence et fournissant un second signal (OUT_PI) correspondant à une suite périodique de deuxièmes impulsions à une deuxième fréquence (fQUT_PI). Le synthétiseur comprend :un premier circuit (10) cadencé par un troisième signal (CLK) correspondant à une suite de troisièmes impulsions et obtenu à partir du premier signal, le premier circuit fournissant un quatrième signal numérique (Phase) qui, pour tout ensemble de troisièmes impulsions successives, croît (décroît) à chaque impulsion et diminue (augmente) à la fin dudit ensemble ; etun second circuit (42) recevant les premier et quatrième signaux et fournissant, pour chaque première impulsion parmi au moins certaines des premières impulsions, une deuxième impulsion qui est décalée par rapport à ladite première impulsion d'une durée qui dépend du quatrième signal.

    5.
    发明专利
    未知

    公开(公告)号：FR2875972B1

    公开(公告)日：2006-12-15

    申请号：FR0410367

    申请日：2004-09-30

    Applicant: ST MICROELECTRONICS SA

    Inventor： OUSTALOUP ALAIN YVES ,  DEVAL YANN ,  BELOT DIDIER ,  MELCHIOR PIERRE ,  BEGUERET JEAN BAPTISTE ,  BADETS FRANCK ,  LAGARESTE VINCENT

    IPC: H03L7/093 ,  H03B5/12

    Abstract: The synthesizer has a phase locked loop (PLL) with a variable frequency divider (45) converting an output signal from a VCO to a suitable frequency for comparison with a reference in a PFD. A lowpass filter (43) of fractional order feeds a control voltage from a charge pump to the VCO according to the measured phase difference between the divided VCO signal and the reference frequency signal. The lowpass loop filter is preferably made up of a first stage (431) of integer order and a second stage (432) of order between zero and one, especially 0.5.

    BOUCLE A ASSERVISSEMENT DE PHASE
    8.
    发明专利
    BOUCLE A ASSERVISSEMENT DE PHASE 未知

    公开(公告)号：FR2884372A1

    公开(公告)日：2006-10-13

    申请号：FR0503480

    申请日：2005-04-07

    Applicant: ST MICROELECTRONICS SA

    Inventor： BADETS FRANCK ,  BELOT DIDIER ,  LAGARESTE VINCENT

    IPC: H03L7/093

    Abstract: Une boucle à asservissement de phase (PLL) comprend un oscillateur commandé (14) pour délivrer un signal de sortie (Sout) à une fréquence de sortie (Fout) déterminée, et un diviseur de fréquence variable (15) pour convertir le signal de sortie en un signal (Sdiv) à fréquence divisée. La PLL est dite composite en ce qu'elle comprend au moins une première boucle (L1) ayant un filtre de boucle (13) pour générer un premier signal de commande (Vc1) de l'oscillateur à partir du signal à fréquence divisée, et une seconde boucle (L2) ayant un filtre de boucle (23), distinct du filtre de boucle de la première boucle, pour générer, à partir du signal à fréquence divisée, un second signal (Vc2) de commande additionnelle de l'oscillateur. Le filtre de boucle de la première boucle et le filtre de boucle de la seconde boucle ont des fréquences de coupure respectives distinctes. La bande passante de la première boucle, peut être adaptée pour assurer la convergence et la stabilité de la PLL, alors que la seconde boucle peut apporter un complément de bande passante augmentant la rapidité d'adaptation de la PLL en cas de modification de la valeur de consigne pour la fréquence de sortie.

    SYNTHETISEUR DE FREQUENCE A PLL
    9.
    发明专利
    SYNTHETISEUR DE FREQUENCE A PLL 未知

    公开(公告)号：FR2875972A1

    公开(公告)日：2006-03-31

    申请号：FR0410367

    申请日：2004-09-30

    Applicant: ST MICROELECTRONICS SA

    Inventor： OUSTALOUP ALAIN YVES ,  DEVAL YANN ,  BELOT DIDIER ,  MELCHIOR PIERRE ,  BEGUERET JEAN BAPTISTE ,  BADETS FRANCK ,  LAGARESTE VINCENT

    IPC: H03L7/093 ,  H03B5/12

    Abstract: Un synthétiseur de fréquence comprend une boucle à asservissement de phase (PLL). La PLL comprend un oscillateur commandé (44) pour délivrer un signal de sortie (Sout) à une fréquence de sortie (Fout) déterminée, un diviseur de fréquence variable (45) pour convertir le signal de sortie en un signal (Sdiv) à fréquence divisée, un comparateur de phase (41,42) pour produire un signal de mesure (Ip) d'un écart de phase entre le signal à fréquence divisée et un signal de référence (Sref) à une fréquence de référence, et un filtre de boucle (43) pour commander l'oscillateur à partir du signal de mesure. Pour augmenter la rapidité de convergence du synthétiseur en cas de modification de la consigne, le filtre de boucle de la PLL est un filtre passe-bas d'ordre fractionnaire, i.e., non entier.

Patent Agency Ranking