-
公开(公告)号：FR2962272A1
公开(公告)日：2012-01-06
申请号：FR1002739
申请日：2010-06-30
Inventor： REGIMBAL NICOLAS , BADETS FRANCK , DEVAL YANN , BEGUERET JEAN BAPTISTE
-
公开(公告)号：FR2916916B1
公开(公告)日：2009-09-04
申请号：FR0755441
申请日：2007-06-04
Applicant: ST MICROELECTRONICS SA , CENTRE NAT RECH SCIENT
Inventor： RIVET FRANCOIS , BELOT DIDIER , DEVAL YANN , BEGUERET JEAN BAPTISTE , DALLET DOMINIQUE
IPC: H04B1/26
-
公开(公告)号：FR2962272B1
公开(公告)日：2012-08-24
申请号：FR1002739
申请日：2010-06-30
Inventor： REGIMBAL NICOLAS , BADETS FRANCK , DEVAL YANN , BEGUERET JEAN BAPTISTE
-
公开(公告)号：FR2807595B1
公开(公告)日：2002-07-12
申请号：FR0004501
申请日：2000-04-07
Applicant: ST MICROELECTRONICS SA
Inventor： BEGUERET JEAN BAPTISTE , BELOT DIDIER , DEVAL YANN , FOUILLAT PASCAL , SPATARO ANNE
Abstract: The invention concerns a circuit for generating phase-shifted signals comprising at least two adders (15, 16) each including at least two inputs for receiving identical two-state phase-shifted signals, each input of each adder (15, 16) being assigned a positive or negative single-unit coefficient so that it generates in output of said adders (15, 16) two identical phase-shifted signals.
-
公开(公告)号：FR2932331A1
公开(公告)日：2009-12-11
申请号：FR0853747
申请日：2008-06-06
Applicant: ST MICROELECTRONICS SA
Inventor： BELOT DIDIER , TARIS THIERRY , BEGUERET JEAN BAPTISTE , DEVAL YANN , CASSAGNE JULIE , LAPUYADE HERVE
IPC: H03B5/14
Abstract: L'invention concerne un oscillateur distribué comprenant une pluralité d'éléments amplificateurs (T1, T2, T3) associés en série, une sortie d'un dernier élément amplificateur (T3) étant rebouclée sur une entrée d'un premier élément amplificateur (T1) par l'intermédiaire d'une première ligne de transmission ; l'oscillateur oscille à une première fréquence f1. L'oscillateur selon l'invention est caractérisé en ce qu'il comprend également un moyen pour injecter sur l'entrée du premier élément amplificateur (T1) un signal de commande (SC) ayant une deuxième fréquence f2 sous-multiple de la première fréquence f1. Application à la réalisation d'oscillateurs adaptés pour des applications nécessitant une fréquence d'oscillation variable, telles que des applications de téléphonie mobile.
-
Patent Agency Ranking
公开(公告)号：FR2916915B1
公开(公告)日：2009-09-04
申请号：FR0755443
申请日：2007-06-04
Applicant: ST MICROELECTRONICS SA , CENTRE NAT RECH SCIENT
Inventor： RIVET FRANCOIS , BELOT DIDIER , DEVAL YANN , BEGUERET JEAN BAPTISTE , LAPUYADE HERVE , TARIS THIERRY
Abstract: A device processes a received radio signal. Circuitry formulates voltage samples of the radio signal. Analog processing of those samples is performed. Then, digital processing is performed on the output of the analog processing. The circuitry for formulating voltage samples is configured to ensure a processing of the samples prior to the digital processing.
-
公开(公告)号：FR2875972B1
公开(公告)日：2006-12-15
申请号：FR0410367
申请日：2004-09-30
Applicant: ST MICROELECTRONICS SA
Inventor： OUSTALOUP ALAIN YVES , DEVAL YANN , BELOT DIDIER , MELCHIOR PIERRE , BEGUERET JEAN BAPTISTE , BADETS FRANCK , LAGARESTE VINCENT
Abstract: The synthesizer has a phase locked loop (PLL) with a variable frequency divider (45) converting an output signal from a VCO to a suitable frequency for comparison with a reference in a PFD. A lowpass filter (43) of fractional order feeds a control voltage from a charge pump to the VCO according to the measured phase difference between the divided VCO signal and the reference frequency signal. The lowpass loop filter is preferably made up of a first stage (431) of integer order and a second stage (432) of order between zero and one, especially 0.5.
-
公开(公告)号：FR2807595A1
公开(公告)日：2001-10-12
申请号：FR0004501
申请日：2000-04-07
Applicant: ST MICROELECTRONICS SA
Inventor： BEGUERET JEAN BAPTISTE , BELOT DIDIER , DEVAL YANN , FOUILLAT PASCAL , SPATARO ANNE
Abstract: The invention concerns a circuit for generating phase-shifted signals comprising at least two adders (15, 16) each including at least two inputs for receiving identical two-state phase-shifted signals, each input of each adder (15, 16) being assigned a positive or negative single-unit coefficient so that it generates in output of said adders (15, 16) two identical phase-shifted signals.
-
9.发明专利
公开(公告)号：FR2916915A1
公开(公告)日：2008-12-05
申请号：FR0755443
申请日：2007-06-04
Applicant: ST MICROELECTRONICS SA , CENTRE NAT RECH SCIENT
Inventor： RIVET FRANCOIS , BELOT DIDIER , DEVAL YANN , BEGUERET JEAN BAPTISTE , LAPUYADE HERVE , TARIS THIERRY
Abstract: Ce dispositif de traitement d'un signal radio comprenant des moyens (11) de traitement numérique du signal radio. Le dispositif comprend en outre des moyens pour élaborer des échantillons de tension du signal radio et des moyens (27) de traitement analogique aptes à assurer un traitement desdits échantillons préalable audit traitement numérique.
-
公开(公告)号：FR2875972A1
公开(公告)日：2006-03-31
申请号：FR0410367
申请日：2004-09-30
Applicant: ST MICROELECTRONICS SA
Inventor： OUSTALOUP ALAIN YVES , DEVAL YANN , BELOT DIDIER , MELCHIOR PIERRE , BEGUERET JEAN BAPTISTE , BADETS FRANCK , LAGARESTE VINCENT
Abstract: Un synthétiseur de fréquence comprend une boucle à asservissement de phase (PLL). La PLL comprend un oscillateur commandé (44) pour délivrer un signal de sortie (Sout) à une fréquence de sortie (Fout) déterminée, un diviseur de fréquence variable (45) pour convertir le signal de sortie en un signal (Sdiv) à fréquence divisée, un comparateur de phase (41,42) pour produire un signal de mesure (Ip) d'un écart de phase entre le signal à fréquence divisée et un signal de référence (Sref) à une fréquence de référence, et un filtre de boucle (43) pour commander l'oscillateur à partir du signal de mesure. Pour augmenter la rapidité de convergence du synthétiseur en cas de modification de la consigne, le filtre de boucle de la PLL est un filtre passe-bas d'ordre fractionnaire, i.e., non entier.
-
-
-
-
-
-
-
-
-
Search Results
13
records
(took 0.022 seconds)
