中科微点-全球专利检索

  1. Login
  2. Sign Up

Search Results

5 records (took 0.021 seconds)

    1.
    发明专利
    未知

    公开(公告)号：FR2875972B1

    公开(公告)日：2006-12-15

    申请号：FR0410367

    申请日：2004-09-30

    Applicant: ST MICROELECTRONICS SA

    Inventor： OUSTALOUP ALAIN YVES ,  DEVAL YANN ,  BELOT DIDIER ,  MELCHIOR PIERRE ,  BEGUERET JEAN BAPTISTE ,  BADETS FRANCK ,  LAGARESTE VINCENT

    IPC: H03L7/093 ,  H03B5/12

    Abstract: The synthesizer has a phase locked loop (PLL) with a variable frequency divider (45) converting an output signal from a VCO to a suitable frequency for comparison with a reference in a PFD. A lowpass filter (43) of fractional order feeds a control voltage from a charge pump to the VCO according to the measured phase difference between the divided VCO signal and the reference frequency signal. The lowpass loop filter is preferably made up of a first stage (431) of integer order and a second stage (432) of order between zero and one, especially 0.5.

    PROCEDE DE SYNTHESE DE FREQUENCE A L'AIDE D'UNE BOUCLE A VERROUILLAGE DE PHASE ET DISPOSITIF CORRESPONDANT
    3.
    发明专利
    PROCEDE DE SYNTHESE DE FREQUENCE A L'AIDE D'UNE BOUCLE A VERROUILLAGE DE PHASE ET DISPOSITIF CORRESPONDANT 未知

    公开(公告)号：FR2874140A1

    公开(公告)日：2006-02-10

    申请号：FR0408583

    申请日：2004-08-03

    Applicant: ST MICROELECTRONICS SA

    Inventor： BADETS FRANCK ,  LAGARESTE VINCENT

    IPC: H03L7/085 ,  H03L7/081 ,  H03L7/18 ,  H04Q7/32

    Abstract: Un dispositif de synthèse de fréquence comprend une boucle à verrouillage de phase comportant une entrée de référence pour recevoir un signal de référence et un circuit diviseur (DIVN) connecté à la sortie de la boucle. La boucle à verrouillage de phase comprend en outre un détecteur de phase multi-phase (DCT) possédant une première entrée connectée à ladite entrée de référence, une deuxième entrée connectée à la sortie du circuit diviseur (DIVN), des moyens de génération (GEN) connectés à la deuxième entrée et aptes à générer P signaux intermédiaires de fréquence identique, deux signaux intermédiaires consécutifs étant déphasés de 2π/P, ainsi que des moyens de comparaison connectés à la première entrée et aux moyens de génération et aptes à effectuer des comparaisons successives au rythme des impulsions du signal de référence entre les phases successives dudit signal de référence et les phases des signaux intermédiaires successifs.

    BOUCLE A ASSERVISSEMENT DE PHASE
    4.
    发明专利
    BOUCLE A ASSERVISSEMENT DE PHASE 未知

    公开(公告)号：FR2884372A1

    公开(公告)日：2006-10-13

    申请号：FR0503480

    申请日：2005-04-07

    Applicant: ST MICROELECTRONICS SA

    Inventor： BADETS FRANCK ,  BELOT DIDIER ,  LAGARESTE VINCENT

    IPC: H03L7/093

    Abstract: Une boucle à asservissement de phase (PLL) comprend un oscillateur commandé (14) pour délivrer un signal de sortie (Sout) à une fréquence de sortie (Fout) déterminée, et un diviseur de fréquence variable (15) pour convertir le signal de sortie en un signal (Sdiv) à fréquence divisée. La PLL est dite composite en ce qu'elle comprend au moins une première boucle (L1) ayant un filtre de boucle (13) pour générer un premier signal de commande (Vc1) de l'oscillateur à partir du signal à fréquence divisée, et une seconde boucle (L2) ayant un filtre de boucle (23), distinct du filtre de boucle de la première boucle, pour générer, à partir du signal à fréquence divisée, un second signal (Vc2) de commande additionnelle de l'oscillateur. Le filtre de boucle de la première boucle et le filtre de boucle de la seconde boucle ont des fréquences de coupure respectives distinctes. La bande passante de la première boucle, peut être adaptée pour assurer la convergence et la stabilité de la PLL, alors que la seconde boucle peut apporter un complément de bande passante augmentant la rapidité d'adaptation de la PLL en cas de modification de la valeur de consigne pour la fréquence de sortie.

    SYNTHETISEUR DE FREQUENCE A PLL
    5.
    发明专利
    SYNTHETISEUR DE FREQUENCE A PLL 未知

    公开(公告)号：FR2875972A1

    公开(公告)日：2006-03-31

    申请号：FR0410367

    申请日：2004-09-30

    Applicant: ST MICROELECTRONICS SA

    Inventor： OUSTALOUP ALAIN YVES ,  DEVAL YANN ,  BELOT DIDIER ,  MELCHIOR PIERRE ,  BEGUERET JEAN BAPTISTE ,  BADETS FRANCK ,  LAGARESTE VINCENT

    IPC: H03L7/093 ,  H03B5/12

    Abstract: Un synthétiseur de fréquence comprend une boucle à asservissement de phase (PLL). La PLL comprend un oscillateur commandé (44) pour délivrer un signal de sortie (Sout) à une fréquence de sortie (Fout) déterminée, un diviseur de fréquence variable (45) pour convertir le signal de sortie en un signal (Sdiv) à fréquence divisée, un comparateur de phase (41,42) pour produire un signal de mesure (Ip) d'un écart de phase entre le signal à fréquence divisée et un signal de référence (Sref) à une fréquence de référence, et un filtre de boucle (43) pour commander l'oscillateur à partir du signal de mesure. Pour augmenter la rapidité de convergence du synthétiseur en cas de modification de la consigne, le filtre de boucle de la PLL est un filtre passe-bas d'ordre fractionnaire, i.e., non entier.

Patent Agency Ranking