公开(公告)号：DE602007004370D1

公开(公告)日：2010-03-11

申请号：DE602007004370

申请日：2007-03-14

Applicant: ST MICROELECTRONICS SA

Inventor： GICQUEL HUGO ,  MORO JEAN-LUC ,  SABUT MARC

IPC: G05F1/56 ,  G05F3/26 ,  H03F3/345 ,  H03F3/347

公开(公告)号：FR2898701A1

公开(公告)日：2007-09-21

申请号：FR0650876

申请日：2006-03-15

Applicant: ST MICROELECTRONICS SA

Inventor： GICQUEL HUGO ,  MORO JEAN LUC ,  SABUT MARC

IPC: G05F1/46 ,  H03M1/08

Abstract: L'invention concerne un circuit de génération d'une tension de référence (VrefP) par un premier transistor MOS (MP0) connecté à une première borne (2) d'application d'une tension d'alimentation (Vdd), ledit premier transistor étant en série avec un deuxième transistor MOS (MP1) commandé par un étage d'entrée d'un amplificateur à transconductance et leur point milieu définissant une borne (13) de sortie fournissant la tension de référence, une première source de courant (31) reliant ladite première borne d'alimentation à une grille du premier transistor, une deuxième source de courant (22) reliant le deuxième transistor à une deuxième borne (3) d'application de la tension d'alimentation, au moins un troisième transistor MOS (MN0, MN9) reliant les deux sources de courant (31, 22), et un élément capacitif (Cbyp) reliant directement ladite borne de sortie à une borne de conduction du troisième transistor pour faire varier la conduction de ce troisième transistor en cas de variation de la tension de sortie.