公开(公告)号：FR2986653A1

公开(公告)日：2013-08-09

申请号：FR1251036

申请日：2012-02-03

Applicant: ST MICROELECTRONICS SA

Inventor： FEKI ANIS ,  LAFONT JEAN-CHRISTOPHE ,  TURGIS DAVID

IPC: G11C8/12 ,  G11C11/417 ,  G11C11/4197

Abstract: L'invention concerne une mémoire volatile comprenant des cellules mémoire volatiles (20) adaptées pour que des opérations d'écriture et de lecture de données se réalisent. Les cellules mémoire sont disposées en rangées et en colonnes, et, en outre, sont réparties en groupes distincts de cellules mémoire pour chaque rangée. La mémoire comprend un premier circuit (PG0 , PG0 , PG1 , PG1 , WL_MUX) de sélection de cellules mémoire configuré pour effectuer des opérations d'écriture et un deuxième circuit (RPD , RPD ), différent du premier circuit, de sélection de cellules mémoire configuré pour effectuer des opérations de lecture. Le premier circuit est adapté à sélectionner, pour chaque rangée, des cellules mémoire de l'un des groupes de cellules mémoire pour une opération d'écriture. Le deuxième circuit est adapté à sélectionner, pour chaque rangée, des cellules mémoire de l'un des groupes de cellules mémoire pour une opération de lecture.

公开(公告)号：FR2998408A1

公开(公告)日：2014-05-23

申请号：FR1261099

申请日：2012-11-21

Applicant: ST MICROELECTRONICS SA

Inventor： FEKI ANIS ,  TURGIS DAVID ,  LAFONT JEAN-CHRISTOPHE

IPC: G11C11/412 ,  G11C8/16

Abstract: Matrice de cellules mémoire statique à accès aléatoire SRAM, s'appuyant sur une architecture de type 8T ou 10T, dans laquelle la sélection d'une cellule s'effectue par sélection croisée du port de lecture, selon une ligne et une colonne de la matrice, réduisant ainsi les courants de fuite et permettant de construire des matrices plus basse consommation ou bien d'accroître le nombre de cellules mémoire dans une matrice.

公开(公告)号：FR2948811A1

公开(公告)日：2011-02-04

申请号：FR1050487

申请日：2010-01-26

Applicant: ST MICROELECTRONICS SA

Inventor： HAMOUCHE LAHCEN ,  LAFONT JEAN-CHRISTOPHE

IPC: G11C11/412 ,  G11C11/417

Abstract: Au bas d'une colonne (COLi) de cellules-mémoires (CEL) du type SRAM à cinq transistors sans port d'accès, on place une cellule supplémentaire (CLS), de structure identique aux cellules (CEL), qui permet l'écriture et la lecture d'une données dans une cellule-mémoire (CEL) de la colonne sans utiliser d'amplificateur de lecture.

公开(公告)号：FR2948810A1

公开(公告)日：2011-02-04

申请号：FR0955274

申请日：2009-07-28

Applicant: ST MICROELECTRONICS SA

Inventor： HAMOUCHE LAHCEN ,  LAFONT JEAN-CHRISTOPHE

IPC: G11C11/40 ,  G11C7/12 ,  G11C11/419

Abstract: Au bas d'une colonne (COLi) de cellules-mémoires (CEL) du type SRAM à cinq transistors sans port d'accès, on place une cellule supplémentaire (CLS), de structure identique aux cellules (CEL), qui permet l'écriture et la lecture d'une données dans une cellule-mémoire (CEL) de la colonne sans utiliser d'amplificateur de lecture.