公开(公告)号：FR2971887B1

公开(公告)日：2013-02-22

申请号：FR1151318

申请日：2011-02-17

Applicant: ST MICROELECTRONICS SA ,  ST MICROELECTRONICS CROLLES 2

Inventor： MICHELOT JULIEN ,  ROY FRANCOIS ,  LALANNE FREDERIC

IPC: H01L27/146

公开(公告)号：FR2971887A1

公开(公告)日：2012-08-24

申请号：FR1151318

申请日：2011-02-17

Applicant: ST MICROELECTRONICS SA ,  ST MICROELECTRONICS CROLLES 2

Inventor： MICHELOT JULIEN ,  ROY FRANCOIS ,  LALANNE FREDERIC

IPC: H01L27/146

Abstract: Photosite comprenant dans un substrat (10) semi-conducteur une photodiode (20) pincée dans la direction de la profondeur du substrat (10) comportant une zone de stockage de charges (30), et un transistor de transfert de charges (TG) apte à transférer les charges stockées. La zone de stockage de charge (30) comprend au moins un pincement selon une première direction passant par le transistor de transfert de charges (TG) définissant au moins une zone d'étranglement (90) adjacente au transistor de transfert de charges (TG).

公开(公告)号：FR2976121A1

公开(公告)日：2012-12-07

申请号：FR1154735

申请日：2011-05-31

Applicant: ST MICROELECTRONICS SA ,  ST MICROELECTRONICS CROLLES 2

Inventor： BARBIER FREDERIC ,  LALANNE FREDERIC

IPC: H01L27/148 ,  H04N5/355 ,  H04N5/3745

Abstract: Procédé de commande d'un pixel (Pix) comprenant au moins un premier et un second photosites (P1, P3) comportant chacun une photodiode (PPD1, PPD3) et un transistor de transfert de charges TG1, TG3), un nœud de lecture (SN) et une électronique de lecture communs à tous les photosites. Le procédé comprend une accumulation de charges photogénérées dans la photodiode (PPD1) du premier photosite (P1) pendant une première période, une accumulation de charges photogénérées dans la photodiode (PPD3) du second photosite (P3) pendant une seconde période plus courte que la première période, une sélection du signal correspondant à la quantité de charges accumulées dans la photodiode d'un photosite ayant l'intensité non saturée la plus élevée ou bien une transmission d'un signal de saturation, et une numérisation du signal sélectionné.

公开(公告)号：FR2782838A1

公开(公告)日：2000-03-03

申请号：FR9810691

申请日：1998-08-25

Applicant: ST MICROELECTRONICS SA

Inventor： GAYET PHILIPPE ,  LALANNE FREDERIC

IPC: H01L21/768 ,  H01L23/522 ,  H01L21/28 ,  H01L23/528

Abstract: IC manufacture, comprises a self-aligned double damascene process in which a stop layer is provided only at the locations of overlying metallization level lines. IC manufacturing process comprises: (a) depositing a stop layer on a dielectric layer covering a metallization level 'n', the stop layer being selectively etchable with respect to the dielectric layer; (b) etching trenches in the stop layer; (c) depositing a second dielectric layer; (d) forming trenches in the second dielectric layer for the 'n + 1' level lines and holes in the first dielectric layer for the 'n' level vias; and (e) filling the trenches and holes with metal. During trench etching in the stop layer, the stop layer is etched in zones not corresponding to the lines of the 'n + 1' metallization level, so as to leave the stop layer only in these zones, with the exception of the zones corresponding to the 'n' level vias. An Independent claim is also included for an IC manufactured by the above process. Preferred Features: The stop layer is formed of tantalum, titanium or their nitrides.