公开(公告)号：FR3057102A1

公开(公告)日：2018-04-06

申请号：FR1659611

申请日：2016-10-05

Applicant: ST MICROELECTRONICS SA ,  ST MICROELECTRONICS CROLLES 2 SAS

Inventor： DUTARTRE DIDIER ,  PAREDES-SAEZ VICTORIEN

IPC: H01L21/205

Abstract: L'invention concerne un Procédé de dépôt par épitaxie en phase gazeuse de silicium, de germanium ou de silicium-germanium sur une surface (35) semiconductrice monocristalline d'un substrat, ce procédé comprenant des étapes successives suivantes : disposer le substrat dans un réacteur d'épitaxie balayé par un gaz porteur ; porter la température du substrat à une première valeur ; introduire, pendant une première durée, au moins un premier gaz précurseur du silicium et/ou un gaz précurseur du germanium ; et réduire la température du substrat à une deuxième valeur, le procédé comprenant, à la fin de la première durée, le maintien de 1'introduction du premier gaz précurseur du silicium et/ou l'introduction d'un deuxième gaz précurseur du silicium, lesdits gaz ayant une pression partielle adaptée à former une couche de silicium ayant une épaisseur inférieure à 0, 5 nm.

公开(公告)号：FR3046492B1

公开(公告)日：2018-03-23

申请号：FR1563507

申请日：2015-12-31

Applicant: ST MICROELECTRONICS SA ,  ST MICROELECTRONICS CROLLES 2 SAS ,  COMMISSARIAT ENERGIE ATOMIQUE

Inventor： BERTHELON REMY ,  DUTARTRE DIDIER ,  MORIN PIERRE ,  ANDRIEU FRANCOIS ,  BAYLAC ELISE

IPC: H01L21/331 ,  H01L21/76

公开(公告)号：FR3073075B1

公开(公告)日：2020-09-04

申请号：FR1760166

申请日：2017-10-27

Applicant: ST MICROELECTRONICS CROLLES 2 SAS

Inventor： MORIN PIERRE ,  DUTARTRE DIDIER

IPC: G11C13/02

Abstract: L'invention concerne un point mémoire à matériau à changement de phase, comprenant, sur un via (108) de liaison avec un transistor, un élément de chauffage (116) du matériau à changement de phase (118), et, entre le via et l'élément de chauffage (116), une couche (202) en un matériau électriquement isolant ou de résistivité électrique supérieure à 2,5·10-5 Ω.m, les interfaces entre ladite couche et les matériaux en contact avec les deux faces de ladite couche formant une barrière thermique, ladite couche étant suffisamment mince pour pouvoir être traversée par un courant électrique par un effet de type effet tunnel.

公开(公告)号：FR3111019A1

公开(公告)日：2021-12-03

申请号：FR2005537

申请日：2020-05-26

Applicant: ST MICROELECTRONICS CROLLES 2 SAS

Inventor： DUTARTRE DIDIER

IPC: H01L31/11 ,  H01L27/146

Abstract: Capteur optique intégré, comprenant au moins un module de détection (MD) comportant une photodiode pincée (PPD) comportant au sein d’un substrat semiconducteur, une première région semiconductrice (RG1) ayant un premier type de conductivité située entre une deuxième région semiconductrice (RG2) ayant un deuxième type de conductivité opposé au premier et une troisième région semiconductrice (RG3) ayant le deuxième type de conductivité, plus épaisse, moins dopée et située plus en profondeur dans le substrat que la deuxième région (RG2), et comportant du silicium et du germanium présentant au moins un premier gradient de concentration (GR1 ; GR10). Figure pour l’abrégé : Fig 1

公开(公告)号：FR3122524B1

公开(公告)日：2025-02-21

申请号：FR2104505

申请日：2021-04-29

Applicant: ST MICROELECTRONICS CROLLES 2 SAS ,  ST MICROELECTRONICS SRL

Inventor： MONGE ROFFARELLO PIERPAOLO ,  MICA ISABELLA ,  DUTARTRE DIDIER ,  ABBADIE ALEXANDRA

Abstract: Procédé de fabrication de puces semiconductrices La présente description concerne un procédé de fabrication d'une puce semiconductrice, comportant les étapes suivantes : a) prévoir un substrat (101) en silicium monocristallin dopé ;b) former par épitaxie, sur et en contact avec la face supérieure du substrat (101), une couche (103) en silicium monocristallin dopé ; c) avant ou après l'étape b), et avant toute autre étape de traitement thermique à une température comprise entre 600°C et 900°C, appliquer au substrat un traitement thermique de dénudage, à une température supérieure ou égale à 1000°C pendant plusieurs heures. Figure pour l'abrégé : Fig. 2

公开(公告)号：FR3111019B1

公开(公告)日：2022-07-22

申请号：FR2005537

申请日：2020-05-26

Applicant: ST MICROELECTRONICS CROLLES 2 SAS

Inventor： DUTARTRE DIDIER

IPC: H01L31/11 ,  H01L27/146

Abstract: Capteur optique intégré, comprenant au moins un module de détection (MD) comportant une photodiode pincée (PPD) comportant au sein d’un substrat semiconducteur, une première région semiconductrice (RG1) ayant un premier type de conductivité située entre une deuxième région semiconductrice (RG2) ayant un deuxième type de conductivité opposé au premier et une troisième région semiconductrice (RG3) ayant le deuxième type de conductivité, plus épaisse, moins dopée et située plus en profondeur dans le substrat que la deuxième région (RG2), et comportant du silicium et du germanium présentant au moins un premier gradient de concentration (GR1 ; GR10). Figure pour l’abrégé : Fig 1

公开(公告)号：FR3078436B1

公开(公告)日：2020-03-20

申请号：FR1851615

申请日：2018-02-23

Applicant: ST MICROELECTRONICS CROLLES 2 SAS

Inventor： DUTARTRE DIDIER

IPC: H01L21/04 ,  H01L21/82

Abstract: Circuit intégré (IC) comportant un substrat (1), au moins un premier domaine (D1), et au moins un deuxième domaine (D2) distinct dudit au moins un premier domaine (D1), dans lequel le substrat (1) contient une région riche en pièges (CP) uniquement dans ledit au moins un deuxième domaine (D2).

公开(公告)号：FR3073076A1

公开(公告)日：2019-05-03

申请号：FR1760164

申请日：2017-10-27

Applicant: ST MICROELECTRONICS CROLLES 2 SAS

Inventor： MORIN PIERRE ,  ARNAUD FRANCK ,  DUTARTRE DIDIER

IPC: G11C13/02

Abstract: L'invention concerne une point mémoire à matériau à changement de phase comprenant, sur un via (108) de liaison avec un transistor, un élément de chauffage (116) du matériau à changement de phase (118), et, entre le via et l'élément de chauffage, une barrière thermique (202) électriquement conductrice.

公开(公告)号：FR3122524A1

公开(公告)日：2022-11-04

申请号：FR2104505

申请日：2021-04-29

Applicant: ST MICROELECTRONICS CROLLES 2 SAS ,  ST MICROELECTRONICS SRL

Inventor： MONGE ROFFARELLO PIERPAOLO ,  MICA ISABELLA ,  DUTARTRE DIDIER ,  ABBADIE ALEXANDRA

IPC: H01L21/334

Abstract: Procédé de fabrication de puces semiconductrices La présente description concerne un procédé de fabrication d'une puce semiconductrice, comportant les étapes suivantes : a) prévoir un substrat (101) en silicium monocristallin dopé ;b) former par épitaxie, sur et en contact avec la face supérieure du substrat (101), une couche (103) en silicium monocristallin dopé ; c) avant ou après l'étape b), et avant toute autre étape de traitement thermique à une température comprise entre 600°C et 900°C, appliquer au substrat un traitement thermique de dénudage, à une température supérieure ou égale à 1000°C pendant plusieurs heures. Figure pour l'abrégé : Fig. 2

公开(公告)号：FR3103284A1

公开(公告)日：2021-05-21

申请号：FR1912771

申请日：2019-11-15

Applicant: ST MICROELECTRONICS CROLLES 2 SAS

Inventor： DUTARTRE DIDIER

IPC: G01S17/00 ,  G01S7/48 ,  G01T1/24 ,  H01L31/02 ,  H01L31/107

Abstract: Capteur optique intégré, comprenant au moins un module de détection de photons du type photodiode à avalanche à photon unique (MD), ledit module de détection comportant au sein d’un substrat, une zone active semiconductrice (1) contenant du germanium. Figure pour l’abrégé : Fig 1