-
公开(公告)号:IT201900006078A1
公开(公告)日:2020-10-18
申请号:IT201900006078
申请日:2019-04-18
Applicant: ST MICROELECTRONICS SRL , ST MICROELECTRONICS ALPS SAS
Inventor: TORRISI GIOVANNI LUCA , PORTO DOMENICO , ROUSSEL CHRISTOPHE
IPC: H02P20060101
-
公开(公告)号:JP2002258903A
公开(公告)日:2002-09-13
申请号:JP2001396005
申请日:2001-12-27
Applicant: ST MICROELECTRONICS SRL
Inventor: ABBISSO SALVATORE , CAPONETTO RICCARDO , DIAMANTE OLGA , PORTO DOMENICO , DI COLA EUSEBIO , FORTUNA LUIGI
Abstract: PROBLEM TO BE SOLVED: To provide a circuit adapted for realizing a non-integral order dynamic system. SOLUTION: In this circuit for realizing a non-integral order dynamic system including a neural network(1-5) adapted for generating at least one output signal(OS) by receiving at least one input signal(IS), the input signal and output signal are related with each other in a non-integral order differential/integral relation based on the coefficients of the neutral network (1-5). A plurality of circuits (I, II) for realizing a non-integral order (PI D ) controller are connected to each other, and a signal is generated by either an integrating block (200) or a differentiating block (202) included in those circuits, and the signal is supplied to the integrating block (200) or the differentiating block (202) of the other circuit in this system.
-
公开(公告)号:ITVA20020069A1
公开(公告)日:2004-06-14
申请号:ITVA20020069
申请日:2002-12-13
Applicant: ST MICROELECTRONICS SRL
Inventor: CALABRO' ANTONINO , PORTO DOMENICO
IPC: G06F20060101 , G06N99/00
-
公开(公告)号:IT201700022534A1
公开(公告)日:2018-08-28
申请号:IT201700022534
申请日:2017-02-28
Applicant: ST MICROELECTRONICS SRL
Inventor: TORRISI GIOVANNI LUCA , PORTO DOMENICO
-
公开(公告)号:ITMI20130001A1
公开(公告)日:2014-07-04
申请号:ITMI20130001
申请日:2013-01-03
Applicant: ST MICROELECTRONICS SRL
Inventor: POLETTO VANNI , PORTO DOMENICO , TORRISI GIOVANNI LUCA
-
公开(公告)号:DE60018587D1
公开(公告)日:2005-04-14
申请号:DE60018587
申请日:2000-12-27
Applicant: ST MICROELECTRONICS SRL
Inventor: ABBISSO SALVATORE , CAPONETTO RICCARDO , DIAMANTE OLGA , PORTO DOMENICO , DI COLA EUSEBIO , FORTUNA LUIGI
Abstract: A circuit implementing a non-integer order dynamic system includes a neural network (1 to 5) adapted to receive at least one input signal (IS) and to generate therefrom at least one output signal (OS). The input and output signals (IS, OS) are related to each by a non-integer order integro-differential relationship through the coefficients of the neural network (1 to 5). A plurality (I, II) of such circuits, implementing respective non-integer order (PI D ) controllers can be interconnected in an arrangement wherein any of the integral (200) or differential (202) blocks included in one of those circuits generates a signal which is fed to any of the integral (200) or differential (204) blocks of another circuit in the system.
-
7.
公开(公告)号:IT201900003435A1
公开(公告)日:2020-09-08
申请号:IT201900003435
申请日:2019-03-08
Applicant: ST MICROELECTRONICS SRL
Inventor: PORTO DOMENICO , TORRISI GIOVANNI LUCA , TESTONI IGNAZIO
IPC: H04B20060101
-
公开(公告)号:DE102017130197A1
公开(公告)日:2018-08-30
申请号:DE102017130197
申请日:2017-12-15
Applicant: ST MICROELECTRONICS SRL
Inventor: TORRISI GIOVANNI LUCA , PORTO DOMENICO
IPC: H02H5/04
Abstract: Eine Schaltung (100) weist Folgendes auf:- eine Mehrzahl von wärmeerzeugenden Einheiten (HB1, HB2),- eine wärmeempfindliche Einheit (10), die von den wärmeerzeugenden Einheiten erzeugter Wärme ausgesetzt ist,- eine Verteilung von Temperatursensoren (12) entlang einer Grenzlinie (120) zwischen der wärmeempfindlichen Einheit (10) und den wärmeerzeugenden Einheiten (HB1, HB2), wobei die Sensoren (12) mindestens ein Übertemperatursignal als Funktion der an der Grenzlinie (120) erfassten Temperatur erzeugen.Die wärmeerzeugenden Einheiten sind in Clustern von wärmeerzeugenden Einheiten angeordnet, die in einer oder mehreren geordneten Abfolgen von jeweiligen Deaktivierungswichtungen als Ergebnis davon deaktiviert werden, dass ein Übertemperatursignal von den Temperatursensoren (12) erzeugt wird.
-
-
-
-
-
-
-