公开(公告)号：FR3082071A1

公开(公告)日：2019-12-06

申请号：FR1870617

申请日：2018-05-29

Applicant: ST MICROELECTRONICS SRL ,  ST MICROELECTRONICS ROUSSET

Inventor： CUENCA MICHEL ,  GAILHARD BRUNO ,  MANGANO DANIELE

IPC: H02M3/335

Abstract: L'invention concerne un circuit électronique comprenant : - une alimentation à découpage (104) ; - un circuit de régulation linéaire de tension comprenant au moins un étage d'entrée et des premier et deuxième étages de sortie ; et - une première charge (102) pouvant être alimentée soit par l'alimentation à découpage en série avec le circuit de régulation soit par le circuit de régulation.

公开(公告)号：FR3097387B1

公开(公告)日：2021-05-28

申请号：FR1906167

申请日：2019-06-11

Applicant: ST MICROELECTRONICS ROUSSET

Inventor： JOLY YOHAN ,  BINET VINCENT ,  CUENCA MICHEL

IPC: H03K5/01 ,  H03K3/353

Abstract: Le circuit intégré (CI) comporte au moins une paire différentielle de transistors (NP, NM), un générateur de courant de polarisation (GIdiff) configuré pour générer un courant de polarisation (2*Idiff) sur un nœud de polarisation (Nd) couplé à une borne de source de chaque transistor (NP, NM) de ladite paire différentielle par un élément résistif respectif (R1, R2). Un générateur de courant de compensation (GItrim) est configuré pour générer un courant de compensation (Cd*Itrim) dans l’un des deux éléments résistifs (R1, R2), de façon à compenser une différence entre des valeurs effectives des tensions de seuil des transistors de ladite paire différentielle (NP, NM). Figure pour l’abrégé : Fig 1

公开(公告)号：FR3099321A1

公开(公告)日：2021-01-29

申请号：FR1908469

申请日：2019-07-25

Applicant: ST MICROELECTRONICS ROUSSET

Inventor： CUENCA MICHEL ,  ORTET SEBASTIEN

IPC: H02M3/155 ,  H02M1/08

Abstract: Alimentation à découpage La présente description concerne une alimentation à découpage (1) comprenant un circuit de génération d'une rampe de tension (16) comprenant, en parallèle, au moins trois condensateurs sélectionnables en fonction de la valeur d'une tension d'alimentation interne (VDD) de l'alimentation à découpage. Figure pour l'abrégé : Fig. 2

公开(公告)号：FR3116680A1

公开(公告)日：2022-05-27

申请号：FR2012048

申请日：2020-11-24

Applicant: ST MICROELECTRONICS ROUSSET

Inventor： BINET VINCENT ,  CUENCA MICHEL ,  GIRARDEAU LUDOVIC

IPC: H03K5/00 ,  H03K4/00

Abstract: Oscillateur La présente description concerne un dispositif (2) comprenant : un générateur (100) de premières rampes (Vc1) et un deuxième générateur (102) de deuxièmes rampes (Vc2) ; un circuit (COMP') configuré pour fournir un premier signal (out1) représentatif de la comparaison de chaque première rampe (Vc1) avec une consigne (Vref') et pour fournir un deuxième signal (out2) représentatif de la comparaison de chaque deuxième rampe (Vc2) avec la consigne ; un circuit (210) configuré, sur la base de ces signaux (out1, out2), pour : arrêter une première rampe (Vc1) et démarrer une deuxième rampe (Vc2) quand la première rampe atteint la consigne (Vref'), et arrêter une deuxième rampe (Vc2) et démarrer une première rampe (vc1) quand la deuxième rampe atteint la consigne (Vref') ; et un circuit (200) configuré pour moduler la consigne (Vref') à partir d'une valeur maximale de la dernière rampe (Vc1, Vc2) comparée à la consigne. Figure pour l'abrégé : Fig. 3

公开(公告)号：FR3099321B1

公开(公告)日：2022-04-29

申请号：FR1908469

申请日：2019-07-25

Applicant: ST MICROELECTRONICS ROUSSET

Inventor： CUENCA MICHEL ,  ORTET SEBASTIEN

IPC: H02M3/155 ,  H02M1/08

Abstract: Alimentation à découpage La présente description concerne une alimentation à découpage (1) comprenant un circuit de génération d'une rampe de tension (16) comprenant, en parallèle, au moins trois condensateurs sélectionnables en fonction de la valeur d'une tension d'alimentation interne (VDD) de l'alimentation à découpage. Figure pour l'abrégé : Fig. 2

公开(公告)号：FR3097683A1

公开(公告)日：2020-12-25

申请号：FR1906583

申请日：2019-06-19

Applicant: ST MICROELECTRONICS GRENOBLE 2 ,  ST MICROELECTRONICS ROUSSET

Inventor： BOSCHER SAMUEL ,  REBOURS YANN ,  CUENCA MICHEL

IPC: H01L23/485 ,  H01L23/528 ,  H01L23/532

Abstract: Connexion de plusieurs circuits d'une puce électronique Puce électronique (100) comprenant plusieurs circuits (140) reliés par des pistes (160) à une bande commune (150) au moins en partie conductrice reliée à un noeud (130) d'application d'un potentiel fixe. Figure pour l'abrégé : Fig. 1

公开(公告)号：FR3097387A1

公开(公告)日：2020-12-18

申请号：FR1906167

申请日：2019-06-11

Applicant: ST MICROELECTRONICS ROUSSET

Inventor： JOLY YOHAN ,  BINET VINCENT ,  CUENCA MICHEL

IPC: H03K5/01 ,  H03K3/353

Abstract: Le circuit intégré (CI) comporte au moins une paire différentielle de transistors (NP, NM), un générateur de courant de polarisation (GIdiff) configuré pour générer un courant de polarisation (2*Idiff) sur un nœud de polarisation (Nd) couplé à une borne de source de chaque transistor (NP, NM) de ladite paire différentielle par un élément résistif respectif (R1, R2). Un générateur de courant de compensation (GItrim) est configuré pour générer un courant de compensation (Cd*Itrim) dans l’un des deux éléments résistifs (R1, R2), de façon à compenser une différence entre des valeurs effectives des tensions de seuil des transistors de ladite paire différentielle (NP, NM). Figure pour l’abrégé : Fig 1

公开(公告)号：FR3013920A1

公开(公告)日：2015-05-29

申请号：FR1361560

申请日：2013-11-25

Applicant: ST MICROELECTRONICS ROUSSET

Inventor： GAILHARD BRUNO ,  CUENCA MICHEL

IPC: H03K17/16 ,  H03K17/687 ,  H03K19/094

Abstract: Le dispositif électronique comprend une borne d'entrée, une borne de sortie et un bloc de commutation (BLC1P) comportant un transistor principal MOS (T1) commandable par un signal de commande principal, possédant une première électrode de conduction et une deuxième électrode de conduction connectée à la borne de sortie, et des moyens de commande principaux (MCP) configurés pour délivrer le signal de commande principal de façon à conférer audit transistor principal MOS un état passant ou un état bloqué. Le bloc de commutation comprend en outre des premiers moyens de contrôle (MCTL1P) configurés pour, lorsque ledit transistor principal (Tl) est dans son état passant, connecter son substrat et sa première électrode de conduction à la borne d'entrée (BE), et lorsque ledit transistor principal (T1) est dans son état bloqué, isoler sa première électrode de conduction de la borne d'entrée et appliquer sur cette première électrode de conduction une première tension de polarisation (GND) choisie pour réduire un courant de fuite entre les deux électrodes de conduction du transistor principal, et appliquer sur le substrat du transistor principal une deuxième tension de polarisation (Vdd) choisie pour réduire un courant de fuite vers ou provenant de la borne de sortie.

公开(公告)号：FR3011680A1

公开(公告)日：2015-04-10

申请号：FR1359631

申请日：2013-10-04

Applicant: ST MICROELECTRONICS ROUSSET

Inventor： GAILHARD BRUNO ,  CUENCA MICHEL

IPC: H01L23/34

Abstract: Le procédé comprend une génération d'un premier courant (I1) proportionnel à la température absolue, une élaboration d'un deuxième courant (I2) représentatif de la variation en température des tensions de seuil des transistors de l'inverseur et limité à une fraction (Q/N) inférieure à un du premier courant (I1) et une alimentation de l'inverseur avec un courant d'alimentation (I3) égal au premier courant (I1) duquel on a soustrait le deuxième courant limité (I2).

公开(公告)号：FR2986390A1

公开(公告)日：2013-08-02

申请号：FR1250845

申请日：2012-01-30

Applicant: ST MICROELECTRONICS ROUSSET

Inventor： CUENCA MICHEL ,  TRUPHEMUS LAURENT

IPC: H03F1/30 ,  G05F3/02 ,  H03F3/45

Abstract: Amplificateur opérationnel comprenant un étage différentiel comprenant au moins deux transistors (M1, M2) dont les grilles sont respectivement reliées aux deux entrées (22, 23) de l'amplificateur opérationnel, et comprenant un dispositif de suppression (29) de la tension de décalage, caractérisé en ce que les sources des au moins deux transistors (M1, M2) sont reliées à une première source de courant (30) dont le courant l délivré dépend négativement des variations de température (CTAT) et à une seconde source de courant (31) dont le courant délivré l est proportionnel à la température absolue (PTAT), de sorte que la somme de ces deux courants (Ict + Ipt) est peu ou pas dépendante de la température, en ce que cette liaison des sources des au moins deux transistors (M1, M2) avec les deux sources de courant (30, 31) est réalisée respectivement par l'intermédiaire de deux résistances (R1, R2), et en ce que le courant qui traverse les deux transistors (M1, M2) est imposé de type proportionnel avec la température (PTAT), afin de permettre une suppression de la tension de décalage de l'amplificateur opérationnel sensiblement indépendante de la température tout en obtenant un produit gain-bande constant indépendant de la température.