Abstract:
Le circuit intégré comprend au sein de ladite partie d'interconnexion «BEOL» (RITX), au moins un dispositif mécanique (DIS) de détection d'orientation spatiale et/ou de changement d'orientation du circuit intégré comprenant un logement (CV) dont les parois comportent des portions métalliques réalisées au sein de différents niveaux de métallisation, une pièce métallique (1) logée dans ledit logement et mobile à l'intérieur du logement, des moyens de contrôle (PLR) définissant à l'intérieur du logement une zone d'évolution (ZV) pour la pièce métallique et comportant au moins deux éléments électriquement conducteurs (PLR) disposés en bordure de ladite zone d'évolution, ladite pièce (1) étant configurée pour, sous l'action de la gravité, venir en contact avec lesdits au moins deux éléments électriquement conducteurs (PLR) en réponse à au moins une orientation spatiale donnée du circuit intégré, et des moyens (MDT) de détection d'une liaison électrique passant par ladite pièce et lesdits au moins deux éléments électriquement conducteurs.
Abstract:
L'invention concerne une mémoire non volatile (M) comprenant au moins des première et seconde cellules mémoire (CeIIg), comprenant chacune un transistor MOS à double grille (21, 23) de mémorisation (Tg') ayant une couche isolante (22) interposée entre les deux grilles. La couche isolante (22) du transistor de mémorisation (Tg') de la seconde cellule mémoire (CeIIg) comprend au moins une portion (29) moins isolante que la couche isolante du transistor de mémorisation de la première cellule mémoire.
Abstract:
L'invention concerne une cellule mémoire EEPROM comprenant un transistor MOS à double grille dont les deux grilles (87, 98) sont séparées par une couche isolante, caractérisée en ce que la couche isolante est constituée d'une première portion (89) et d'une seconde portion (96) moins isolante que la première portion, la seconde portion étant située, au moins en partie, au-dessus d'une région de canal du transistor.
Abstract:
Le circuit intégré comprend au dessus d'un substrat une partie (RITX) comportant plusieurs niveaux de métallisation séparés par une région isolante. Il comprend en outre au sein de ladite partie, un dispositif mécanique de commutation électrique (CMT) comportant dans un logement (LG) au moins un premier ensemble thermiquement déformable (ENS1) incluant une poutre(PTR) maintenue en au moins deux endroits différents par au moins deux bras (BR1A, BR1B) solidaires de bords (BDA, BDB) du logement, la poutre et les bras étant métalliques et situés au sein d'un même premier niveau de métallisation, et un corps électriquement conducteur (CPS), ledit premier ensemble (ENS1) ayant au moins une première configuration lorsqu'il a une première température et une deuxième configuration lorsqu'au moins un des bras a une deuxième température différente de la première température, la poutre (PTR) étant à distance dudit corps(CPS) dans l'une des configurations et en contact avec ledit corps et immobilisée par ledit corps (CPS) dans l'autre configuration de façon à pouvoir établir ou interdire une liaison électrique passant par ledit corps et par ladite poutre, ledit premier ensemble étant activable pour passer d'une des configurations à une autre.
Abstract:
Procédé de génération d' énergie électrique au sein d'une structure intégrée tridimensionnelle comprenant plusieurs éléments électriquement interconnectés par un dispositif de liaison, le procédé comprenant une production d 'un gradient de température (GDT) dans au moins une région du dispositif de liaison résultant du fonctionnement d' au moins un desdits éléments (CI1, CI2), et une production d' énergie électrique à partir d' au moins un générateur thermoélectrique (GEN) comportant au moins un ensemble de thermocouples électriquement connectés en série et thermiquement connectés en parallèle et contenus dans ladite région soumise audit gradient de température.
Abstract:
The invention relates to a method for generating power within an integrated three-dimensional structure including a plurality of elements electrically interconnected by a connection device, the method including producing a temperature gradient (GDT) in at least one region of the connection device, said production resulting from the operation at least one of said elements (CI1, CI2), and generating power from at least one thermoelectric generator (GEN) comprising at least one set of thermocouples that are electrically connected in series, thermally connected in parallel, and contained in said region subjected to said temperature gradient.
Abstract:
Un circuit intégré facilitant la protection de données stockées contre l'ingénierie inversée, le circuit comprenant : - une mémoire (MEM) comportant au moins un transistor d'état (TE) comprenant une grille flottante (FG), stockant une donnée respective ; - un dispositif de protection des données stockées dans la mémoire (DIS) comprenant, pour chaque transistor d'état (TE), au moins une structure capacitive (SC) comprenant un premier corps électriquement conducteur (CC1) couplé à la grille flottante (FG) du transistor d'état (TE), un corps diélectrique (IMD), et un deuxième corps électriquement conducteur (CC2) couplé à une borne de masse (GND). Le corps diélectrique (IMD) est configuré pour coupler électriquement la grille flottante (FG) et la borne de masse (GND) de façon à modifier la charge de la grille flottante (FG) et perdre la donnée correspondante si une solution aqueuse est mise en contact avec le corps diélectrique (IMD), et pour isoler électriquement la grille flottante (FG) et la borne de masse (GND) sinon.
Abstract:
Le circuit intégré comporte -un premier substrat (SB1) et -au moins un premier transistor MOS (TRP) possédant une première région de polysilicium (P1) électriquement isolée du premier substrat et incluant une région de grille (RG), une deuxième région de polysilicium (P2) électriquement isolée de la première région de polysilicium (P1) et du premier substrat (SB1) et incluant une région de source (RS), une région de substrat (RSB) et une région de drain (RD) dudit premier transistor, la première région de polysilicium (P1) étant située entre une zone (Z) du premier substrat (SB1) et la deuxième région de polysilicium (P2).
Abstract:
Le procédé de détection d'une attaque d'un circuit intégré (CI) par un faisceau de particules électriquement chargées (IB), comprend : - une réalisation dans le circuit intégré d'au moins un corps électriquement conducteur (MPL) et d'au moins un transistor d'état ayant une grille flottante (FG) électriquement couplée audit au moins un corps électriquement conducteur (MPL) ; - une configuration dudit au moins un transistor d'état (FGT) de façon à lui conférer une tension de seuil initiale ; et - une détection de ladite attaque par une détection d'une tension de seuil dudit au moins un transistor d'état (FGT) différente de la tension de seuil initiale. (FGT).