公开(公告)号：KR1020150025571A

公开(公告)日：2015-03-11

申请号：KR1020130103217

申请日：2013-08-29

Applicant: 에스케이하이닉스 주식회사 ,  한국과학기술원

Inventor： 전세준 ,  배현민 ,  이현배

IPC: H03M1/12

CPC classification number: H03M1/182 ,  H03M1/1245 ,  H03M1/34 ,  H03M2201/196 ,  H03M2201/6135

Abstract: 본 발명에 따르면, ADC 기준 레벨을 적응적으로 배치시킴으로써 비트 에러 율을 직접적으로 최적화할 수 있고, 복수의 이퀄라이저 내에 배치된 ADC의 기준전압 레벨을 상호 독립적으로 배치시켜 비트 에러 율을 최적화할 수 있다.
본 발명에 따른 A/D 변환 장치는, 외부로부터 인가되는 외부 클럭을 이용하여 주기가 동일하고, 위상이 서로 다른 제1 클럭과 제2 클럭을 출력하는 클럭 제너레이터; 외부로부터 수신되는 왜곡된 디지털 입력 신호의 반주기 내 제1 및 제2 위상에서 각각 샘플링하여 홀드하는 샘플홀드부; 상기 제1 위상에서 상태를 천이하는 제1 클럭에 동기되어 상기 제1 위상에서 홀드된 제1 홀드 신호를 입력받고, 인가되는 가중치를 이용하여 트랜스미터로부터 출력되는 디지털 신호와 균등화 신호 사이의 에러를 감소시키도록 구성된 제1 입력단 이퀄라이저; 상기 제2 위상에서 상태를 천이하는 제2 클럭에 동기되어 상기 제2 위상에 홀드된 제2 홀드 신호를 입력받고, 상기 가중치를 이용하여 상기 트랜스미터로부터 출력되는 디지털 신호와 상기 균등화 신호 사이의 에러율을 감소시키도록 구성된 제2 입력단 이퀄라이저; 상기 제1 및 제2 입력단 이퀄라이저의 출력을 가산하여 상기 균등화 신호를 생성하고, 상기 트랜스미터로부터 출력되는 디지털 신호에서 상기 균등화 신호를 감산하여 에러 신호를 출력하는 에러 생성부; 및 상기 균등화 신호를 슬라이싱하여 슬라이스드 출력 신호를 생성하는 슬라이서를 포함한다.

Abstract translation: 根据本发明，可以通过自适应地分配用于模数转换器（ADC）的参考电平来直接优化误比特率，并且可以通过将分配在多个均衡器中的ADC的参考电平分配为 彼此独立。 根据本发明的ADC器件包括使用从外部施加的外部时钟以差分相位输出第一和第二时钟的时钟发生器; 采样保持单元，在从外部接收的失真的数字输入信号的半周期内的第一和第二相位进行采样，并保持采样结果; 第一输入级均衡器，被配置为与其状态在第一相位移位的第一时钟同步，接收保持在第一相位的第一保持信号，并且减少从发送器输出的数字信号与均衡之间的误差 通过使用施加的重量信号; 第二输入级均衡器，被配置为与状态在第二相位移位的第二时钟同步，接收保持在第二相位的第二保持信号，并减少从发送器输出的数字信号与均衡之间的误差 通过使用施加的重量信号; 误差产生单元，用于对来自第一和第二级均衡器的输出进行求和以产生均衡信号，并从从发送器输出的数字信号中减去均衡信号以输出误差信号; 以及切片器，其对均衡信号进行切片以产生切片输出信号。

公开(公告)号：KR1020090021728A

公开(公告)日：2009-03-04

申请号：KR1020070086489

申请日：2007-08-28

Applicant: 한국과학기술원

Inventor： 조성환 ,  장태광

IPC: H03M1/12

CPC classification number: H03M1/0621 ,  H03M1/20 ,  H03M2201/11 ,  H03M2201/6135 ,  H03M2201/625

Abstract: A VCO(Voltage Controlled Oscillator) and an analog-digital converter are provided to improve linearity and resolution by using a sub-feedback loop and a body bias voltage. An analog-digital converter includes a VCO(120) and a phase detector(130). The VCO includes a plurality of delay stages and a plurality of sub feedback stages. The plurality of delay stages form a main loop. The plurality of sub feedback stages are connected to the plurality of delay stages. The plurality of sub feedback stages form at least one or more sub feedback loops. The VCO outputs a plurality of oscillation signals from the output terminals of the plurality of delay stages in response to the input signal from the output terminal. The phase detector detects the phase shift amount of the plurality of oscillation signals. The phase detector determines the digital value corresponding to an input signal based on the phase shift amount.

Abstract translation: 提供VCO（压控振荡器）和模数转换器，以通过使用子反馈回路和体偏置电压来提高线性度和分辨率。 模数转换器包括VCO（120）和相位检测器（130）。 VCO包括多个延迟级和多个子反馈级。 多个延迟级形成主循环。 多个子反馈级连接到多个延迟级。 多个子反馈级形成至少一个或多个子反馈回路。 响应于来自输出端子的输入信号，VCO从多个延迟级的输出端输出多个振荡信号。 相位检测器检测多个振荡信号的相移量。 相位检测器基于相移量确定与输入信号对应的数字值。

公开(公告)号：KR1020120136465A

公开(公告)日：2012-12-20

申请号：KR1020110055411

申请日：2011-06-09

Applicant: 한화시스템 주식회사

Inventor： 김영제 ,  박종훈 ,  오진식 ,  조형원 ,  윤석호 ,  강승구 ,  조정일

IPC: H03M1/18

CPC classification number: H03M1/18 ,  H03M1/0609 ,  H03M2201/119 ,  H03M2201/6135 ,  H03M2201/6381

Abstract: PURPOSE: A two-step analog digital mixed automatic gain controller and an automatic gain control method using the same are provided to rapidly control a gain value in a desired range using a course AGC(automatic gain control). CONSTITUTION: An ADC(200) converts an inputted analog signal into a digital signal. A coarse AGC(300) measures an envelope of the digital signal outputted from the ADC. The coarse AGC reduce the gain as much as a gain attenuation coefficient. A fine AGC(400) measures the received signal strength of the envelope in response to a mode control signal outputted from the coarse AGC. The fine AGC fine-adjusts the gain according to a second threshold value and the difference of received signal strength which is measured. A DAC(500) outputs a decibel value for the gain. A VGA(100) linearly applies the decibel value of the gain and supplies the decibel value as an analog signal inputted to the ADC.

Abstract translation: 目的：提供两步模拟数字混合自动增益控制器和使用其的自动增益控制方法，以使用课程AGC（自动增益控制）快速控制所需范围内的增益值。 构成：ADC（200）将输入的模拟信号转换为数字信号。 粗略的AGC（300）测量从ADC输出的数字信号的包络。 粗略的AGC减小增益与增益衰减系数一样多。 精细AGC（400）响应于从粗略AGC输出的模式控制信号来测量包络的接收信号强度。 精细AGC根据第二阈值和所测量的接收信号强度的差异来微调增益。 DAC（500）输出增益的分贝值。 VGA（100）线性地施加增益的分贝值，并将分贝值作为输入到ADC的模拟信号提供。

公开(公告)号：KR1020090108621A

公开(公告)日：2009-10-15

申请号：KR1020097016471

申请日：2008-04-09

Applicant: 가부시키가이샤 어드밴티스트

Inventor： 야마모토,카즈히로 ,  오카야스,토시유키

IPC: H03M1/12 ,  H03M3/02

CPC classification number: H03M3/432 ,  H03M1/12 ,  H03M3/456 ,  H03M2201/24 ,  H03M2201/32 ,  H03M2201/6135

Abstract: An AD converter converting an inputted analog signal into a digital signal is provided with an integrator outputting integrated waveforms obtained by sequentially integrating a signal level of the analog signal, a digital converting part detecting transition timing when a size relation of the signal level of the integrated waveform and a prescribed reference value transits to a prescribed state with prescribed time resolution, a feedback part controlling the signal level of the integrated waveform in accordance with a detection result in the digital converting part at a control period larger than time resolution, and a signal processing part generating the digital signal based on the detection result in the digital converting part.

Abstract translation: 将输入的模拟信号转换为数字信号的AD转换器具有：积分器，输出通过对模拟信号的信号电平进行顺序积分而得到的积分波形，数字转换部分检测转换定时， 波形和规定的参考值以规定的时间分辨率转换到规定状态，反馈部分根据大于时间分辨率的控制周期的数字转换部分中的检测结果来控制积分波形的信号电平，以及信号 处理部分基于数字转换部分中的检测结果产生数字信号。

公开(公告)号：KR1020110098106A

公开(公告)日：2011-09-01

申请号：KR1020100017551

申请日：2010-02-26

Applicant: 상명대학교 천안산학협력단

Inventor： 장영범

IPC: H03M1/12 ,  H03M3/02

CPC classification number: H03M3/478 ,  H03M1/0621 ,  H03M1/12 ,  H03M2201/6135

Abstract: 시그마-델타 A/D 변환기의 이득 최적화 장치 및 그 방법이 개시된다. 본 발명에 따른 시그마-델타 A/D 변환기의 이득 최적화 장치는, 아날로그 입력신호를 디지털 펄스 신호로 변환하는 시그마-델타 변조기; 시그마-델타 변조기의 SNR(Signal to Noise Ratio)을 최대화하는 후보군들을 결정하며, 결정된 각각의 후보군들에 대하여 CIC(Cascaded Integrator Comb) 필터링한 후, 설정된 값 이하의 낮은 속도로 샘플링하는 데시메이션 회로부; 및 데시메이션 회로부에 의해 샘플링되는 후보군들 중 아날로그 입력에 가장 일치하는 후보군을 최적의 이득으로 결정하는 이득 결정부를 포함하는 것을 특징으로 한다.

公开(公告)号：KR1020100097836A

公开(公告)日：2010-09-06

申请号：KR1020090016688

申请日：2009-02-27

Applicant: 서울대학교산학협력단

Inventor： 이현중 ,  우종관 ,  신우열 ,  이형민 ,  김수환

IPC: H03M1/12 ,  H03M3/02

CPC classification number: H03M3/478 ,  H03M1/186 ,  H03M2201/6107 ,  H03M2201/6128 ,  H03M2201/6135

Abstract: PURPOSE: A delta-sigma analog digital converter is provided to obtain a wide operation region by converting a dynamic range through the control of the current which is fed back. CONSTITUTION: A modulator(110) generates an over-sampled PDM(Pulse Density Modulated) signal by converting an analog input current. A post process unit generates digital data corresponding to the analog input current by decreasing a sampling ratio of the generated PDM signal. The post process unit generates a selection signal to control the dynamic range of the modulator. The modulator includes a plurality of current source which generates the current with different sizes. The modulator includes a current supply unit(510) which adds the current generated from the selected current source to the analog input current.

Abstract translation: 目的：提供一个Δ-Σ模拟数字转换器，通过转换反馈电流的控制转换一个动态范围来获得宽的操作区域。 构成：调制器（110）通过转换模拟输入电流产生过采样的PDM（脉冲密度调制）信号。 后处理单元通过减少所生成的PDM信号的采样比来产生与模拟输入电流相对应的数字数据。 后处理单元产生选择信号以控制调制器的动态范围。 调制器包括产生不同尺寸的电流的多个电流源。 调制器包括电流供应单元（510），其将从所选择的电流源产生的电流加到模拟输入电流上。