公开(公告)号：CN1759469A

公开(公告)日：2006-04-12

申请号：CN200480006280.1

申请日：2004-03-04

Applicant: 住友化学株式会社

Inventor： 平松和政 ,  三宅秀人 ,  坊山晋也 ,  前田尚良 ,  小野善伸

IPC: H01L21/20 ,  H01L21/205 ,  H01L33/00 ,  H01S5/02

CPC classification number: H01L21/02389 ,  H01L21/0242 ,  H01L21/02458 ,  H01L21/0254 ,  H01L21/0262 ,  H01L21/02642 ,  H01L21/02647

Abstract: 本发明涉及一种具有降低了位错密度的III－V族化合物半导体单晶的外延基板的制造方法，其特征在于，在制造具有作为由通式InxGayAlzN(式中x+y+z＝1，0≤x≤1，0≤y≤1，0≤z≤1)表示的III－V族化合物半导体单晶，降低了位错密度的III－V族化合物半导体单晶的外延基板时，具有第一工序和第二工序，其中所述第一工序，使用具有多个突起状形状的该III－V族化合物半导体单晶，用由与该III－V族化合物半导体异种材料制成的掩模覆盖得仅使该结晶端部附近形成开口部分；所述第二工序，以该开口部分的III－V族化合物半导体单晶作为种晶，使该III－V族化合物半导体单晶沿着横向生长；能够制造位错密度小、弯曲少的氮化物系III－V族化合物半导体单晶的自立基板。