非易失性存储装置
    3.
    发明授权

    公开(公告)号:CN102612716B

    公开(公告)日:2014-09-17

    申请号:CN201180004518.7

    申请日:2011-10-26

    Abstract: 非易失性存储装置(800)具备电阻变化型的非易失性存储元件(100)和控制电路(810)。控制电路(810),判断高电阻状态下的非易失性存储元件(100)的电阻值是否为预先规定的阈值以上。并且,控制电路(810),在高电阻状态下的非易失性存储元件(100)的电阻值小于阈值的情况下,通过向非易失性存储元件(100)施加第一电压(VL1),从而使非易失性存储元件(100)从高电阻状态变化为低电阻状态。并且,控制电路(810),在高电阻状态下的非易失性存储元件(100)的电阻值为阈值以上的情况下,通过向非易失性存储元件(100)施加绝对值比第1电压(VL1)小的第2电压(VL2),从而使非易失性存储元件(100)从高电阻状态变化为低电阻状态。

    非易失性存储元件和非易失性存储装置

    公开(公告)号:CN103348472A

    公开(公告)日:2013-10-09

    申请号:CN201280007159.5

    申请日:2012-11-08

    Abstract: 非易失性存储元件包括第1电极(103)、第2电极(106)、和夹在第1电极(103)和第2电极(106)之间的由金属的氧化物构成的电阻变化层(104),被配置在第1电极(103)上的电阻变化层(104)包括:具有ρx的电阻率的第1氧化物层(104a);被配置在第1氧化物层(104a)上且具有ρy(其中,ρx<ρy)的电阻率的第2氧化物层(104b);被配置在第2氧化物层(104b)上且具有ρz(其中,ρy<ρz)的电阻率的第3氧化物层(104c);和在第3氧化物层和第2氧化物层(104b)内与第2电极(106)相接地配置,并不与第1氧化物层(104a)接触,电阻率比第3氧化物层(104c)低,且电阻率与第2氧化物层(104b)不同的局部区域(105)。

    电阻变化型非易失性存储元件的写入方法

    公开(公告)号:CN103081019A

    公开(公告)日:2013-05-01

    申请号:CN201280001911.5

    申请日:2012-08-09

    Abstract: 本发明的电阻变化型非易失性存储元件的写入方法具有:基于第一电极(1),对第二电极(2)施加负第一电压,而使电阻变化层(3)成为低电阻状态的步骤(S11);以及使电阻变化层(3)成为高电阻状态的步骤(S12)。其中,使电阻变化层(3)成为高电阻状态的步骤(S12)具有:基于第一电极(1)对第二电极(2)施加正的第二电压的步骤(S121);在基于第一电极(1)对第二电极(2)施加正的第二电压步骤(S121)之后,通过基于第一电极(1),对第二电极施加使电阻变化层(3)从高电阻状态变化为低电阻状态的比负的阈值电压的绝对值小的负的第三电压,从而使电阻变化层(3)成为高电阻状态的步骤(S122)。

    非易失性存储装置及其制造方法

    公开(公告)号:CN101861649B

    公开(公告)日:2012-10-31

    申请号:CN200880116054.7

    申请日:2008-11-14

    CPC classification number: H01L27/101 G11C13/0002 G11C2213/72 H01L27/24

    Abstract: 本发明涉及一种非易失性存储装置及其制造方法。非易失性存储装置包括:形成于第一配线(11)与第二配线(14)的交叉部的导通孔(12)、和电流控制层(13b)被第一电极层(13a)和第二电极层(13c)夹着的电流控制元件(13),在导通孔(12)内形成有电阻变化元件(15),第一电极层(13a)以覆盖导通孔(12)的方式配置,电流控制层(13b)以覆盖第一电极层(13a)的方式配置,第二电极层(13c)配置于电流控制层(13b)之上,第二配线的配线层(14a)配置于第二电极层(13c)之上,第二配线(14)具有由电流控制层(13b)、第二电极层(13c)和第二配线的配线层(14a)构成的结构。

Patent Agency Ranking