非易失性存储装置和向非易失性存储装置的数据写入方法

    公开(公告)号:CN101802921B

    公开(公告)日:2013-08-28

    申请号:CN200880106382.9

    申请日:2008-08-25

    Abstract: 本发明提供一种非易失性存储装置,非易失性存储装置(300)具有存储单元阵列,该存储单元阵列包括多个以同一极性的电脉冲在多个电阻状态之间进行过渡的电阻变化型元件。将串联电阻设定器(310)设置在存储单元阵列(70)和电脉冲施加装置(50)之间,通过控制串联电阻设定器,在使所选择的电阻变化型元件从低电阻状态变化到高电阻状态时和从高电阻状态变化到低电阻状态时的至少一方,使所述串联电流路径的电阻值在规定的范围内随时间变化而变化。

    时钟脉冲再生装置
    2.
    发明授权

    公开(公告)号:CN1158810C

    公开(公告)日:2004-07-21

    申请号:CN00106824.5

    申请日:2000-04-14

    Abstract: 从作为AD变换器4和均衡器16处理再现信号10的结果的译码器输入信号12,算出相位误差信号25和品质判别信号26。相位频率误差检测电路22保持品质判别信号26从信号品质“良”变为“欠良”时的相位误差信号25的符号,信号品质为“良”时及信号品质为“欠良”时,分别输出相位误差信号25及与所保持符号对应的规定值作为相位频率误差信号27。压控振荡器9生成频率与根据相位频率误差信号27生成的振荡控制信号15对应的再生时钟脉冲信号11。

    电阻变化型非易失性元件的写入方法及存储装置

    公开(公告)号:CN102822901B

    公开(公告)日:2014-09-24

    申请号:CN201280000807.4

    申请日:2012-03-22

    Abstract: 本发明的电阻变化型非易失性存储元件的写入方法是通过对包括电阻变化元件的存储器单元施加电压脉冲而使电阻变化元件根据所施加的电压脉冲的极性在第1电阻状态与第2电阻状态之间可逆地变化的写入方法,包括第1电阻状态化步骤,该第1电阻状态化步骤包括:在使电阻变化元件从第2电阻状态向第1电阻状态变化时,对电阻变化元件施加电压绝对值比第2电压脉冲(VL)小且极性不同于第1电压脉冲(VH)的第1电阻化预电压脉冲(VLpr)的第1步骤;以及之后施加第1电压脉冲(VH)的第2步骤。

    电阻变化型存储器件
    4.
    发明授权

    公开(公告)号:CN101636792B

    公开(公告)日:2013-03-13

    申请号:CN200880008210.8

    申请日:2008-03-12

    Abstract: 本发明提供一种电阻变化型存储器件。本发明的电阻变化型存储器件(10)包括:电阻变化型元件(1),当超过第一电压时向高电阻状态变化,当超过第二电压时向低电阻状态变化;控制装置(4);与电阻变化型元件(1)串联连接的电压限制有源元件(2);和通过电压限制有源元件(2)与电阻变化型元件(1)串联连接的电流限制有源元件(3),控制装置(4),在向高电阻状态变化的情况下,对电流限制有源元件(3)进行控制使得电流和第一电阻值的积在第一电压以上,并且对电压限制有源元件(2)进行控制使得电极间电压不足第二电压,且在向低电阻状态变化的情况下,对电流有源元件(3)进行控制使得电流和第二电阻值的积的绝对值在第二电压以上且电流和第一电阻值的积的绝对值不足第一电压。

    非易失性存储装置及非易失性存储装置中的数据写入方法

    公开(公告)号:CN101622673B

    公开(公告)日:2013-03-06

    申请号:CN200880006041.4

    申请日:2008-02-22

    Abstract: 本发明提供非易失性存储装置及向非易失性存储装置的数据写入方法。该非易失性存储装置包括:存储阵列(102),其包括:在第一平面内相互平行形成的多个第一电极配线(WL);在平行于第一平面的第二平面内相互平行且与多个第一电极配线立体交叉的多个第二电极配线(BL);分别对应于第一电极配线及第二电极配线的各个立体交叉点设置,具有电阻值可随着供给到对应的第一电极配线与对应的第二电极配线间的电流脉冲而可逆变化的可变电阻层的非易失性存储元件(11);选择第一电极配线的选择装置(13);存储阵列内部或外部的,连接到第一电极配线上进一步将施加到第一电极配线上的电压限制到规定的上限值以下的电压限制机构(15)。连接第一选择装置和电压限制机构的一个第一电极配线上连接有多个非易失性存储元件。

    非易失性存储装置及非易失性存储装置中的数据写入方法

    公开(公告)号:CN101622673A

    公开(公告)日:2010-01-06

    申请号:CN200880006041.4

    申请日:2008-02-22

    Abstract: 本发明提供非易失性存储装置及向非易失性存储装置的数据写入方法。该非易失性存储装置包括:存储阵列(102),其包括:在第一平面内相互平行形成的多个第一电极配线(WL);在平行于第一平面的第二平面内相互平行且与多个第一电极配线立体交叉的多个第二电极配线(BL);分别对应于第一电极配线及第二电极配线的各个立体交叉点设置,具有电阻值可随着供给到对应的第一电极配线与对应的第二电极配线间的电流脉冲而可逆变化的可变电阻层的非易失性存储元件(11);选择第一电极配线的选择装置(13);存储阵列内部或外部的,连接到第一电极配线上进一步将施加到第一电极配线上的电压限制到规定的上限值以下的电压限制机构(15)。连接第一选择装置和电压限制机构的一个第一电极配线上连接有多个非易失性存储元件。

    非易失性闩锁电路及非易失性触发电路

    公开(公告)号:CN102714493B

    公开(公告)日:2015-05-06

    申请号:CN201280000414.3

    申请日:2012-01-19

    Inventor: 加藤佳一

    Abstract: 本发明的非易失性闩锁电路(100)具备电阻变化元件(1),将氧缺乏型的氧化物层夹持在第一及第二电极中,在电流从第一电极流向第二电极的方向施加第一写入电压,从而向低电阻状态推移,通过在电流从第二电极流向第一电极的方向施加第二写入电压,从而向高电阻状态推移,晶体管(6)的第一端子与上述第一电极连接,晶体管(7)的第一端子与上述第二电极连接,反演电路(20)的输出端子与晶体管(6)的第二端子连接,反演电路(21)的输出端子与晶体管(7)的第二端子连接,从高电阻状态向低电阻状态推移时,流过电阻变化元件(1)的第一电流的绝对值比从低电阻状态向高电阻状态推移时流过电阻变化元件(1)的第二电流的绝对值小。

    非易失性存储装置和对非易失性存储装置的写入方法

    公开(公告)号:CN102422361A

    公开(公告)日:2012-04-18

    申请号:CN201180002021.1

    申请日:2011-03-28

    Inventor: 加藤佳一

    Abstract: 提供一种提高了写入动作的稳定性和可靠性的非易失性存储装置。该非易失性存储装置具备电阻变化型元件(106)和向电阻变化型元件(106)写入信息的写入电路(101),电阻变化型元件(106)具有以下特性,即:在施加第1电压(Vh或Vl)的脉冲后,从第1电阻状态(LR状态或HR状态)向第2电阻状态(HR状态或LR状态)变化,在施加极性与第1电压不同的第2电压(Vl或Vh)的脉冲后,从第2电阻状态向第1电阻状态变化。写入电路(101)在使电阻变化型元件(106)从第1电阻状态向第2电阻状态变化时,对于电阻变化型元件(106),至少将第1电压(Vh或Vl)的脉冲、电压的绝对值比第2电压小且极性与第2电压相等的第3电压(VlLow或VhLow)的脉冲、以及第1电压(Vh或Vl)的脉冲以该顺序来进行施加。

Patent Agency Ranking