公开(公告)号：CN1497700A

公开(公告)日：2004-05-19

申请号：CN200310100556.X

申请日：2003-10-16

Applicant: 株式会社瑞萨科技

Inventor： 大森一稔 ,  田丸刚 ,  大桥直史 ,  佐藤清彦 ,  丸山裕之

IPC: H01L21/768 ,  H01L23/52

CPC classification number: H01L21/76829 ,  H01L21/02126 ,  H01L21/0214 ,  H01L21/02167 ,  H01L21/022 ,  H01L21/02211 ,  H01L21/02274 ,  H01L21/3148 ,  H01L21/31633 ,  H01L21/3185 ,  H01L21/76801 ,  H01L21/7681 ,  H01L21/76832 ,  H01L21/7684 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 一种半导体器件及其制造方法，提高用低介电常数的SiOC膜构成布线层间膜和孔层间膜的铜金属镶嵌布线的可靠性。通过用SiOC膜构成布线层间膜15、23和孔层间膜21中的每一者，用SiCN膜A和SiC膜B的叠层膜构成止挡层绝缘膜14、22和顶包绝缘膜20，来实现布线层间膜15、23和孔层间膜21的漏电流的减小以及与止挡层绝缘膜14、22和顶包绝缘膜20之间的粘接性。

公开(公告)号：CN100373609C

公开(公告)日：2008-03-05

申请号：CN200410029741.9

申请日：2004-03-24

Applicant: 株式会社瑞萨科技

Inventor： 野口纯司 ,  大岛隆文 ,  三浦典子 ,  石川宪辅 ,  岩崎富生 ,  胜山清美 ,  斋藤达之 ,  田丸刚 ,  山口日出

IPC: H01L23/52 ,  H01L21/768

CPC classification number: H01L21/76811 ,  H01L21/314 ,  H01L21/76801 ,  H01L21/76802 ,  H01L21/76807 ,  H01L21/76813 ,  H01L21/76814 ,  H01L21/76822 ,  H01L21/76832 ,  H01L21/76834 ,  H01L21/76838 ,  H01L21/76843 ,  H01L21/76846 ,  H01L21/76849 ,  H01L21/76883 ,  H01L23/485 ,  H01L23/5226 ,  H01L23/528 ,  H01L23/53228 ,  H01L23/53238 ,  H01L23/53295 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 本发明提供一种半导体器件，目的是提高包含以铜作为主要成分的主导体膜的埋入布线的可靠性。在包含作为下层布线的布线(20)的上表面的绝缘膜(16)上，形成由铜的阻挡性优良的碳氮化硅膜组成的绝缘膜(21)，在绝缘膜(21)上形成由与低介电常数材料膜的粘合性优良的碳化硅膜组成的绝缘膜(22)，在绝缘膜(22)上，形成由低介电常数材料组成的绝缘膜(23)作为层间绝缘膜，之后，形成作为上层布线的布线(34)。使用绝缘膜(21)和绝缘膜(22)的层叠膜作为铜布线的阻挡绝缘膜，并将下层一侧的绝缘膜(21)做成高阻挡性的膜，将上层一侧的绝缘膜(22)做成高粘合性的膜。

公开(公告)号：CN100352036C

公开(公告)日：2007-11-28

申请号：CN200310100556.X

申请日：2003-10-16

Applicant: 株式会社瑞萨科技

Inventor： 大森一稔 ,  田丸刚 ,  大桥直史 ,  佐藤清彦 ,  丸山裕之

IPC: H01L21/768 ,  H01L23/52

CPC classification number: H01L21/76829 ,  H01L21/02126 ,  H01L21/0214 ,  H01L21/02167 ,  H01L21/022 ,  H01L21/02211 ,  H01L21/02274 ,  H01L21/3148 ,  H01L21/31633 ,  H01L21/3185 ,  H01L21/76801 ,  H01L21/7681 ,  H01L21/76832 ,  H01L21/7684 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 一种半导体器件及其制造方法，提高用低介电常数的SiOC膜构成布线层间膜和孔层间膜的铜金属镶嵌布线的可靠性。通过用SiOC膜构成布线层间膜15、23和孔层间膜21中的每一者，用SiCN膜A和SiC膜B的叠层膜构成止挡层绝缘膜14、22和顶包绝缘膜20，来实现布线层间膜15、23和孔层间膜21的漏电流的减小以及与止挡层绝缘膜14、22和顶包绝缘膜20之间的粘接性。

公开(公告)号：CN1536660A

公开(公告)日：2004-10-13

申请号：CN200410029741.9

申请日：2004-03-24

Applicant: 株式会社瑞萨科技

Inventor： 野口纯司 ,  大岛隆文 ,  三浦典子 ,  石川宪辅 ,  岩崎富生 ,  胜山清美 ,  斋藤达之 ,  田丸刚 ,  山口日出

IPC: H01L23/52 ,  H01L21/768

CPC classification number: H01L21/76811 ,  H01L21/314 ,  H01L21/76801 ,  H01L21/76802 ,  H01L21/76807 ,  H01L21/76813 ,  H01L21/76814 ,  H01L21/76822 ,  H01L21/76832 ,  H01L21/76834 ,  H01L21/76838 ,  H01L21/76843 ,  H01L21/76846 ,  H01L21/76849 ,  H01L21/76883 ,  H01L23/485 ,  H01L23/5226 ,  H01L23/528 ,  H01L23/53228 ,  H01L23/53238 ,  H01L23/53295 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 本发明提供一种半导体器件，目的是提高包含以铜作为主要成分的主导体膜的埋入布线的可靠性。在包含作为下层布线的布线(20)的上表面的绝缘膜(16)上，形成由铜的阻挡性优良的碳氮化硅膜组成的绝缘膜(21)，在绝缘膜(21)上形成由与低介电常数材料膜的粘合性优良的碳化硅膜组成的绝缘膜(22)，在绝缘膜(22)上，形成由低介电常数材料组成的绝缘膜(23)作为层间绝缘膜，之后，形成作为上层布线的布线(34)。使用绝缘膜(21)和绝缘膜(22)的层叠膜作为铜布线的阻挡绝缘膜，并将下层一侧的绝缘膜(21)做成高阻挡性的膜，将上层一侧的绝缘膜(22)做成高粘合性的膜。