公开(公告)号：CN104641242B

公开(公告)日：2017-04-12

申请号：CN201380004606.6

申请日：2013-06-20

Applicant: 英特尔公司

Inventor： K·L·林 ,  F·埃德 ,  Q·马

IPC: G01P15/105 ,  G01C19/56 ,  B81B3/00

Abstract: 本发明提供测量加速度的技术和机制。在一个实施例中，一个微机电加速计包括磁体、质量块和用于悬挂质量块的第一支撑梁部分和第二支撑梁部分。基于磁体和第一支撑梁部分和第二支撑梁部分传导的电流，第一支撑梁部分和第二支撑梁部分的谐振频率特性指示了质量块的加速度。在另一实施例中，微机电加速计进一步包括第一导线部分和第二导线部分。第一导线部分和第二导线部分均耦合到质量块，并进一步耦合到各自的锚，以用于第一导线部分和第二导线部分间的信号交换。第一导线部分和第二导线部分提供了质量块的偏移。

公开(公告)号：CN109952637B

公开(公告)日：2023-10-20

申请号：CN201680090571.6

申请日：2016-12-02

Applicant: 英特尔公司

Inventor： R·L·布里斯托尔 ,  K·L·林 ,  J·M·布莱克韦尔

IPC: H01L21/768 ,  H01L21/027

Abstract: 描述了用于后段工艺(BEOL)互连制造的表面对准光刻图案化方式和所得的结构。在示例中，一种集成电路结构包括衬底。多条交替的第一和第二导电线沿着衬底上方的第一层间电介质(ILD)层中的后段工艺(BEOL)金属化层的第一方向。导电过孔在多条交替的第一和第二导电线中的导电线之一上并与其电耦合，导电过孔在所述导电线之一之上居中。第二ILD层在多条交替的第一和第二导电线上方并在横向上与导电过孔相邻。第二ILD层具有与导电过孔的平坦顶表面基本共面的最上表面。

公开(公告)号：CN109997219B

公开(公告)日：2023-08-04

申请号：CN201680091058.9

申请日：2016-12-23

Applicant: 英特尔公司

Inventor： K·L·林 ,  R·L·布里斯托尔 ,  J·M·布莱克韦尔 ,  R·胡拉尼 ,  M·克雷萨克

IPC: H01L21/768 ,  H01L21/033 ,  G03F1/22 ,  G03F7/20

Abstract: 描述了基于用于调制针对半导体结构制造的电桶敏感度的差异化硬掩模的方法，以及所得到的结构。在一个示例中，一种制造用于集成电路的互连结构的方法包括在形成于衬底上方的层间电介质(ILD)层上方形成硬掩模层。在所述硬掩模层上形成多个电介质间隔体。所述硬掩模层被构图为形成多个第一硬掩模部分。与第一硬掩模部分交替地形成多个第二硬掩模部分。在交替的所述第一硬掩模部分和所述第二硬掩模部分上以及在多个电介质隔离物之间的开口中形成多个电桶。多个电桶中的选定电桶被暴露于光刻曝光并去除以限定过孔位置的集合。

公开(公告)号：CN114256197A

公开(公告)日：2022-03-29

申请号：CN202110972819.4

申请日：2021-08-24

Applicant: 英特尔公司

Inventor： C·J·杰泽斯基 ,  K·L·林

IPC: H01L23/522 ,  H01L23/528

Abstract: 公开了用于交错互连线的过孔连接。一种互连结构包括第一多个互连以及第二多个互连，其中，第一多个互连和第二多个互连交错，使得第二多个互连中的单个互连相对于第一多个互连中的单个互连横向偏移。互连结构还包括将第一多个互连中的单个互连耦合到第二多个互连中的单个互连的过孔。

公开(公告)号：CN110024105A

公开(公告)日：2019-07-16

申请号：CN201680091258.4

申请日：2016-12-31

Applicant: 英特尔公司

Inventor： K·L·林 ,  T·迈赫迪 ,  J·M·托雷斯 ,  J·D·比勒费尔德 ,  M·克雷萨克 ,  J·M·布莱克韦尔

IPC: H01L21/768 ,  H01L27/06 ,  H01L21/02

Abstract: 在示例中，公开了一种集成电路，具有：具有电介质、第一导电互连和第二导电互连的第一层；具有第三导电互连的第二层；位于第一层和第二层之间以将第二导电互连电耦合到第三导电互连的导电过孔；以及垂直设置于第一层和第二层之间并被设置成防止过孔电短路到第一导电互连的抗蚀刻插塞。

公开(公告)号：CN110024105B

公开(公告)日：2024-05-28

申请号：CN201680091258.4

申请日：2016-12-31

Applicant: 英特尔公司

Inventor： K·L·林 ,  T·迈赫迪 ,  J·M·托雷斯 ,  J·D·比勒费尔德 ,  M·克雷萨克 ,  J·M·布莱克韦尔

IPC: H01L21/768 ,  H01L27/06 ,  H01L21/02

Abstract: 在示例中，公开了一种集成电路，具有：具有电介质、第一导电互连和第二导电互连的第一层；具有第三导电互连的第二层；位于第一层和第二层之间以将第二导电互连电耦合到第三导电互连的导电过孔；以及垂直设置于第一层和第二层之间并被设置成防止过孔电短路到第一导电互连的抗蚀刻插塞。

公开(公告)号：CN114649297A

公开(公告)日：2022-06-21

申请号：CN202111373889.4

申请日：2021-11-19

Applicant: 英特尔公司

Inventor： R·V·谢比亚姆 ,  C·T·卡弗 ,  K·L·林 ,  M·科布林斯基

IPC: H01L23/522 ,  H01L23/528 ,  H01L23/532 ,  H01L21/768

Abstract: 本公开的实施例属于集成电路结构制造的领域。在示例中，一种集成电路结构包括在衬底上方的多条导电互连线，导电互连线中的各条导电互连线具有顶部和侧壁。蚀刻停止层在导电互连线中的各条导电互连线的顶部上并且沿着导电互连线中的各条导电互连线的整个侧壁。

公开(公告)号：CN113851452A

公开(公告)日：2021-12-28

申请号：CN202011545573.4

申请日：2020-12-24

Applicant: 英特尔公司

Inventor： H·J·允 ,  K·L·林

IPC: H01L23/522 ,  H01L23/528 ,  H01L23/538 ,  H01L21/768

Abstract: 公开了一种集成电路金属化线，其具有平坦顶表面但不同的垂直高度，例如，以控制集成电路互连的层内电阻/电容。可以在通孔金属化部上方的两个厚度的电介质材料之间插入硬掩模材料层。在沉积硬掩模材料层之后，可以穿过硬掩模层图案化沟槽开口，以限定线金属化部在哪里将具有更大高度。在硬掩模材料层上方沉积一定厚度的电介质材料之后，可以穿过最上方厚度的电介质材料蚀刻沟槽图案，在沟槽不和硬掩模材料层中的开口重合的任何地方暴露硬掩模材料层。在硬掩模材料层被暴露的地方，沟槽蚀刻可能被延迟，从而获得不同深度的沟槽。可以利用金属化部填充不同深度的沟槽，然后进行平面化。

公开(公告)号：CN114256198A

公开(公告)日：2022-03-29

申请号：CN202110980551.9

申请日：2021-08-25

Applicant: 英特尔公司

Inventor： U·阿兰 ,  K·L·林 ,  M·雷什奥特克 ,  S·阿塔纳索夫 ,  C·杰泽斯基 ,  C·内勒 ,  M·科布林斯基 ,  H·J·允

IPC: H01L23/522 ,  H01L23/528 ,  H01L23/532 ,  H01L21/768

Abstract: 集成电路互连结构包括具有底部阻挡材料的金属化线和没有底部阻挡材料的金属化过孔。在金属化线的底部处的阻挡材料可以与在金属化线的侧壁上的阻挡材料一起减轻填充金属从线的扩散或迁移。在过孔的底部处没有阻挡材料可以减小过孔电阻和/或促进可以增强互连结构的可缩放性的高电阻阻挡材料的使用。可以将多种掩模材料和图案化技术集成到双镶嵌互连工艺中，以提供阻挡材料和不受阻挡材料的负担的低电阻过孔。

公开(公告)号：CN112151499A

公开(公告)日：2020-12-29

申请号：CN202010220559.0

申请日：2020-03-25

Applicant: 英特尔公司

Inventor： K·L·林 ,  M·昌德霍克 ,  M·雷什奥特克 ,  C·杰泽斯基 ,  E·韩 ,  G·辛格 ,  S·阿塔纳索夫 ,  I·A·扬

IPC: H01L23/528 ,  H01L23/532 ,  H01L21/768

Abstract: 公开了一种互连结构。所述互连结构包括第一互连线和第二互连线。第一互连线和第二互连线是交错的。第二互连线中的各个互连与第一互连线中的各个互连横向偏移。电介质材料与第一互连线和第二互连线中的至少一个中的各个互连的至少一部分相邻。