-
公开(公告)号：CN116209249A
公开(公告)日：2023-06-02
申请号：CN202210946208.7
申请日：2022-08-08
Applicant: 北京超弦存储器研究院
IPC: H10B12/00 , G11C11/402 , G11C11/401
Abstract: 本申请实施例提供了一种动态存储器、其制作方法、读取方法及存储装置。该动态存储器包括衬底、位于衬底上的多条字线、多条位线、参考电位端和多个存储单元；存储单元包括晶体管和存储电容；晶体管包括在远离衬底的方向上依次排布的漏极、半导体层和主栅极、环绕主栅极且位于半导体层远离主栅极一侧的源极、环绕主栅极且位于半导体层远离主栅极一侧的背栅极；背栅极与漏极电连接且与源极绝缘，背栅极与主栅极、源极构成辅助电容。本实施例在增加存储单元的电容量而降低动态存储器的刷新频率的同时并不会影响动态存储器的集成度；并且提升了动态存储器的抗噪声性能且便于外围检测电路的设计。
-
公开(公告)号：CN116209248A
公开(公告)日：2023-06-02
申请号：CN202210946203.4
申请日：2022-08-08
Applicant: 北京超弦存储器研究院
IPC: H10B12/00 , G11C11/406 , G11C11/4091 , G11C11/4094
Abstract: 本申请实施例提供了一种动态存储器、其制作方法、其读写方法及存储装置。该动态存储器包括：位于衬底一侧的器件单元列以及相邻器件单元列之间的隔离槽，器件单元列包括多个器件单元以及位于器件单元之间的第一容纳孔和第二容纳孔，器件单元包括在远离衬底的方向上依次堆叠的漏极、半导体层和源极；位于第一容纳孔内的主栅极，与字线电连接且与源极和漏极绝缘；位于第二容纳孔内的背栅极和电容电极，背栅极与相邻的漏极电连接，电容电极与参考电位线电连接，背栅极与电容电极构成存储电容，背栅极与源极构成辅助电容。本实施例的刷新频率较低、抗噪声性能强便于根据具体需求设计外围检测电路，具有更好地适应性。
-
公开(公告)号：CN116207152A
公开(公告)日：2023-06-02
申请号：CN202211313892.1
申请日：2022-10-25
Applicant: 北京超弦存储器研究院
IPC: H01L29/78 , H01L21/336
Abstract: 一种存储结构及其制备方法、电子设备，所述存储结构包括：依次层叠设置在衬底上且平行于所述衬底的第一半导体层、第二半导体层、第三半导体层、第四半导体层；分别环绕第一半导体层至第四半导体层的第一栅极至第四栅极；与第一半导体层至第四半导体层的源接触区域接触的第一公共电极；与第一半导体层至第四半导体层的漏接触区域接触的第二公共电极；设置在所述第四半导体层远离所述衬底一侧且沿垂直于衬底方向延伸的第五半导体层；所述第五半导体层电连接所述第一公共电极；环绕所述第五半导体层的第五栅极至第八栅极。本实施例提供的方案，可以实现立体堆叠，缩小存储结构尺寸，增大存储密度，降低成本。
-
公开(公告)号：CN116190455A
公开(公告)日：2023-05-30
申请号：CN202310244548.X
申请日：2023-03-14
Applicant: 北京超弦存储器研究院 , 中国科学院微电子研究所
IPC: H01L29/786 , H01L21/336 , H01L29/423
Abstract: 本发明提出一种背栅氧化物半导体器件及其制备方法，采用自然氧化方法形成源漏电极的自然氧化层，实现了源极、漏极与金属钝化层的电学隔离，不再需要在源漏极与钝化层间设置offset，具备尺寸微缩潜力；同时，由于不再需要在源漏极与钝化层间设置offset，金属钝化层可以覆盖OS沟道的全部上表面，从而可以夺取更多OS材料中的氧，OS沟道中产生大量的氧空位，使得其与源极、漏极接触区域载流子浓度升高，因此具备优异的载流子迁移率。
-
公开(公告)号：CN116133406A
公开(公告)日：2023-05-16
申请号：CN202210542082.7
申请日：2022-05-17
Applicant: 北京超弦存储器研究院
IPC: H10B12/00
Abstract: 一种半导体器件结构及其制造方法、DRAM和电子设备，半导体器件结构包括：衬底；多个存储单元列，每个存储单元列均包括沿第一方向堆叠设置在衬底一侧的多个存储单元，多个存储单元列在衬底上沿第二方向和第三方向排列形成阵列；存储单元包括晶体管和电容器，晶体管包括半导体柱和栅极，半导体柱包括源极区、反转沟道区和漏极区；多条沿第一方向延伸的位线，沿第二方向上相邻的两个存储单元列的多个存储单元的晶体管的源极区均与一条共用的位线连接；多条沿第三方向延伸的字线。本申请实施例的半导体器件结构具有立体堆叠结构，多个晶体管共用位线，存储密度较大，而且晶体管采用反转沟道，可以获得高开关比。
-
Patent Agency Ranking
公开(公告)号：CN114709211B
公开(公告)日：2022-11-15
申请号：CN202210351841.1
申请日：2022-04-02
Applicant: 北京超弦存储器研究院
IPC: H01L27/108 , H01L21/8242 , G11C11/402 , G11C11/4091 , G11C11/4094 , G11C11/4097
Abstract: 本申请提供一种动态存储器及其制作、读写方法、电子设备、存储电路，动态存储器中的每个存储单元里设置一个晶体管，晶体管中设置主栅极和背栅极，并使背栅极和漏极电连接。在进行写入操作时通过字线向主栅极施加第一特定电压，然后根据外部输入数据，通过位线施加电信号至源极；在进行读取操作时，利用背栅极上的电压对于晶体管阈值电压的影响，通过字线对背栅极施加第二特定电压(第二特定电压的大小在晶体管存储“1”时的阈值电压以及晶体管存储“0”时的阈值电压之间)，然后通过检测场效应管输出电流的大小来实现数据的读出。因此仅需设置一个晶体管即可实现数据的读写，简化了存储单元的结构，有利于提高动态存储器的集成度和存储密度。
-
公开(公告)号：CN119947089A
公开(公告)日：2025-05-06
申请号：CN202411972357.6
申请日：2024-12-30
Applicant: 北京超弦存储器研究院 , 中国科学院微电子研究所
Abstract: 本公开提供了一种存储单元、存储器和电子设备，存储单元包括：衬底、晶体管单元和电容器；晶体管单元包括第一源漏极、第二源漏极、沟道层、栅极介质层、栅极以及层间绝缘层；电容器包括：包括第一极板、第二极板以及位于第一极板和第二极板之间的电介质层。本公开采用沟道环绕栅极的CAA架构的晶体管，利用垂直方向的空间设置源漏极，减少晶体管在水平方向上的占用；同时利用纵向空间进行电容设置，即有利于提升晶体管和电容之间的电连接效果，也有利于缩小电容在水平方向上面积的占用，结合极板的延伸部设置，增加了极板之间的接触面积来提升电容的容值，充分利用垂直空间完成晶体管和电容部署，以提升存储单元布置密度，完成芯片小型化设计。
-
公开(公告)号：CN119855132A
公开(公告)日：2025-04-18
申请号：CN202311348289.1
申请日：2023-10-17
Applicant: 北京超弦存储器研究院
IPC: H10B12/00
Abstract: 本申请实施例提供了一种存储器件及其制作方法、电子设备。该存储器件的制作方法包括：提供一衬底，一侧凹槽的侧壁垂直于底壁；接着，依次交替形成第一绝缘层和牺牲层，牺牲层具有平行于底壁的第一牺牲部和平行于侧壁的第二牺牲部；接着，将位于存储区、连接区和阶梯区以外区域的所有牺牲层和所有第一绝缘层均去除；接着，形成第二绝缘层以填充凹槽的位于阶梯区朝向存储区一侧的部分；接着，去除剩余的所有牺牲层以形成多个空槽；接着，形成与多个空槽一一对应的多个导电层，使各导电层填充对应的空槽，各导电层均具有平行于底壁的阶梯部，多个阶梯部形成阶梯。本申请实施例可通过更简单的工艺来制作阶梯结构，工艺难度与制作成本低。
-
公开(公告)号：CN119465087A
公开(公告)日：2025-02-18
申请号：CN202311007295.0
申请日：2023-08-10
Applicant: 北京超弦存储器研究院
IPC: C23C16/455 , C23C16/54 , C23C16/02 , C23C16/40 , H01L21/477 , H01L21/67
Abstract: 本申请实施例提供了一种半导体设备和半导体器件的制造方法。该半导体设备包括至少一个真空处理腔室和至少一个真空传输腔室，各真空处理腔室均与真空传输腔室连接；真空传输腔室用于传送晶圆。至少一个真空处理腔室包括第一真空处理腔室，第一真空处理腔室用于在真空环境下对晶圆上的半导体结构的第一结构进行退火处理；半导体结构还包括设置于第一结构一侧的氧化物半导体层。本申请实施例在制造氧化物半导体层之前，在第一真空处理腔室内对第一结构进行退火处理，能够降低第一结构的内部及表面附着的氢离子和氢氧根离子的含量，有利于提升后续制造的氧化物半导体层的稳定性。
-
公开(公告)号：CN119384039A
公开(公告)日：2025-01-28
申请号：CN202310912093.4
申请日：2023-07-24
Applicant: 北京超弦存储器研究院
Abstract: 本申请提供了一种互补场效应晶体管及其制造方法、存储器件、电子设备。本申请的互补场效应晶体管包括堆叠分布的N型场效应晶体管和P型场效应晶体管以及位于N型场效应晶体管与P型场效应晶体管之间且水平延伸的第一隔离层；N型和P型场效应晶体管共用一个沿垂直方向延伸的共用栅极；N型场效应晶体管包括环绕共用栅极的第一沟道层以及环绕共用栅极且与第一沟道层相连的第一源极和第一漏极；P型场效应晶体管包括环绕共用栅极的第二沟道层以及环绕共用栅极且与第二沟道层相连的第二源极和第二漏极，第一隔离层包括氧化硅隔离层或至少2组pn结隔离层，每组pn结隔离层包括1层N型掺杂层和1层P型掺杂层。本申请的器件架构能够有效抑制电流的泄漏。
-
-
-
-
-
-
-
-
-
Search Results
286
records
(took 0.043 seconds)
