-
公开(公告)号：CN119866013A
公开(公告)日：2025-04-22
申请号：CN202311364264.0
申请日：2023-10-20
Applicant: 北京超弦存储器研究院
Abstract: 本申请涉及一种存储器及其制备方法、电子设备。存储器包括：衬底；多条第一字线，沿着垂直衬底的第一方向延伸；多个存储单元，存储单元包括环绕第一字线外侧壁的第一栅极绝缘层；多条位线，沿着平行衬底的第三方向延伸且沿着第二方向间隔分布；第二方向和第三方向相交且均与第一方向垂直；多条参考信号线，沿着第一方向延伸；存储单元还包括覆盖参考信号线外侧壁的第二栅极绝缘层；第一栅极绝缘层与第二栅极绝缘层均包括铁电材料；多条第二字线，位于第二栅极绝缘层远离参考信号线的一侧，第二字线沿着第一方向延伸。采用本申请的存储器能够增加存储密度。
-
公开(公告)号：CN119673249A
公开(公告)日：2025-03-21
申请号：CN202311219874.1
申请日：2023-09-20
Applicant: 北京超弦存储器研究院
Abstract: 一种存储器及其访问控制方法、电子设备，所述存储器包括：至少一个存储阵列和与所述存储阵列连接的多个感测放大器，每个所述存储阵列包括多层堆叠的存储单元阵列；多条公共位线，与多层所述存储单元阵列中的位线连接，每条所述公共位线连接一个所述感测放大器，每条所述公共位线与所述公共位线对应连接的所述感测放大器之间设置有一个开关子电路，其中，所述开关子电路被配置为：在信号感应阶段，连通所述公共位线与对应的所述感测放大器；在信号放大阶段，断开所述公共位线与对应的所述感测放大器。本实施例提供的方案，可以在信号放大阶段断开公共位线与感测放大器，可以降低位线之间电容耦合对感测放大器读出数据的影响。
-
公开(公告)号：CN118829196A
公开(公告)日：2024-10-22
申请号：CN202310409825.8
申请日：2023-04-17
Applicant: 北京超弦存储器研究院
IPC: H10B12/00 , G11C11/4097 , G11C11/409 , G11C8/14
Abstract: 本申请涉及一种半导体结构、存储器、电子设备、存储电路及读写方法，半导体结构包括沿第一方向依次叠置的第一有源柱和第二有源柱，以及沿第一方向依次叠置的第一栅导电层和第二栅导电层；第一有源柱和第二有源柱均沿第二方向延伸；第一栅导电层周向环绕第一有源柱的部分侧壁；第二栅导电层周向环绕第二有源柱的部分侧壁；其中，第一有源柱和第一栅导电层用于构成第一晶体管，第二有源柱和第二栅导电层用于构成第二晶体管；第一方向与第二方向相交。上述半导体结构在提高器件集成度的同时，还能减小漏电流、提升写入速度，并且降低存储器的控制技术复杂度、提高效率、减少刷新时间，进而提高器件的整体性能。
-
公开(公告)号：CN117979690B
公开(公告)日：2024-09-27
申请号：CN202311789654.2
申请日：2023-12-22
Applicant: 北京超弦存储器研究院
IPC: H10B12/00
Abstract: 一种半导体器件及其制造方法、电子设备，所述半导体器件包括：垂直堆叠的第一晶体管和第二晶体管；第一晶体管包括：依次堆叠的第一电极、第二电极、第一半导体层和第一栅电极；所述第二晶体管包括：在第一栅电极背离衬底一侧依次堆叠的第三电极、第二半导体层、第二栅电极；第二半导体层连接第三电极和第一栅电极；其中，第一半导体层、第二半导体层包括延伸方向与衬底交叉的半导体子层，以及，平行于衬底方向延伸的两个半导体子层。本实施例提供的方案，第一半导体层便于使用非富氧环境的沉积工艺形成，避免晶体管的源漏电极氧化，可以形成良好的欧姆接触，降低接触电阻。
-
公开(公告)号：CN118678655A
公开(公告)日：2024-09-20
申请号：CN202310267282.0
申请日：2023-03-14
Applicant: 北京超弦存储器研究院
IPC: H10B12/00
Abstract: 本申请实施例涉及一种存储器及其制备方法、一种电子设备。3D存储器包括：在垂直基底方向上堆叠的多层存储单元，存储单元包括读晶体管和写晶体管；读晶体管包括第一半导体层、栅绝缘层、背栅极和主栅极，写晶体管包括第二半导体层和第一栅极；第一字线和第二字线，在垂直基底方向上均贯穿堆叠的多层存储单元，各层读晶体管的主栅极为第一字线的一部分，各层写晶体管的第一栅极为第二字线的一部分；其中，第一半导体层环绕主栅极的侧壁，第二半导体层环绕第一栅极的侧壁，第一半导体层和第二半导体层之间设置背栅极，背栅极与第二半导体层接触且与第一半导体层通过栅极绝缘层相绝缘。结构紧凑，工艺简单且节约空间。
-
Patent Agency Ranking
公开(公告)号：CN118678654A
公开(公告)日：2024-09-20
申请号：CN202310267271.2
申请日：2023-03-14
Applicant: 北京超弦存储器研究院
IPC: H10B12/00
Abstract: 本申请实施例涉及一种存储器及其制备方法、电子设备。存储器包括：在垂直基底方向上堆叠的多层存储单元，存储单元包括电容器、读晶体管和写晶体管；电容器包括第一电容电极和第二电容电极；读晶体管包括第一半导体层，写晶体管包括第二半导体层；第一字线和第二字线，间隔设置且在垂直基底方向上均贯穿堆叠的多层存储单元，在垂直基底方向上，各层电容器堆叠并共用第一字线，各层写晶体管堆叠并共用第二字线。结构紧凑，工艺简单且节约空间。
-
公开(公告)号：CN118629460A
公开(公告)日：2024-09-10
申请号：CN202310224663.0
申请日：2023-03-09
Applicant: 北京超弦存储器研究院
Abstract: 本申请提供了一种NAND存储单元、NAND存储器及其访问方法。该NAND存储单元包括第一晶体管、第二晶体管和电容；电容的第一极与读字线连接，电容的第二极与第一晶体管的栅极连接，第一晶体管的栅极作为存储节点，用于存储写入的电信号；第一晶体管的栅极与第二晶体管的第一极连接，第一晶体管的第二极被配置为与源极线藕接，第二晶体管的栅极与写字线连接；第一晶体管的第一极和第二晶体管的第二极，被配置为与同一条位线藕接；或者，被配置为与不同的位线藕接。本申请实施例无需在控制栅极和沟道之间施加一个较高的电压完成擦除和写操作，从而提高了NAND存储器的擦除和写操作的速度并且能够降低功耗，改善存储器可靠性，提高存储器的使用寿命。
-
公开(公告)号：CN118116433B
公开(公告)日：2024-06-28
申请号：CN202410535170.3
申请日：2024-04-30
Applicant: 北京超弦存储器研究院
IPC: G11C11/4094 , G11C11/4097 , G11C11/408 , G11C11/4074
Abstract: 本申请提供了一种灵敏感应器、数据处理方法以及存储器，涉及存储技术领域。该灵敏感应器包括：信号放大单元以及至少一组隔离单元；每组隔离单元包括第一隔离单元和第二隔离单元，每组隔离单元均与一个位线相对应；灵敏感应器被配置为在第一数据回写阶段，被选择的位线对应的第一隔离单元的第一端和第二端断开、第二隔离单元的第一端和第二端断开；在第二数据回写阶段，第一隔离单元的第一端和第二端导通，第二隔离单元的第一端和第二端导通。本申请可以显著改善位线间的耦合噪声对数据回写的影响，提高读出数据的准确性。
-
公开(公告)号：CN116801623B
公开(公告)日：2024-05-24
申请号：CN202310987067.8
申请日：2023-08-07
Applicant: 北京超弦存储器研究院
IPC: H10B12/00
Abstract: 一种存储单元、存储器及其制造方法、电子设备，属于半导体器件的设计与制造领域，所述存储单元包括：读取晶体管，包括与第一位线连接的第一电极、与第二位线连接的第二电极以及与存储节点连接的第一栅电极；写入晶体管，包括与所述存储节点连接的第三电极、与所述第二位线连接的第四电极以及与写字线连接的第二栅电极；电容器，包括与读字线连接的第五电极以及与所述存储节点连接的第六电极；其中，所述读取晶体管与所述写入晶体管堆叠分布。本申请实施例的存储单元的结构简单，占用面积较小。
-
公开(公告)号：CN116234307B
公开(公告)日：2024-02-23
申请号：CN202210803479.7
申请日：2022-07-07
Applicant: 北京超弦存储器研究院
IPC: H10B12/00
Abstract: 本申请实施例提供了一种存储单元、存储器及其制造方法、电子设备。在本申请实施例提供的存储单元中，第一半导体结构相对于源极和漏极缩进，使得源极、第一半导体结构和漏极围合形成侧向凹槽，使得栅极的尺寸与侧向凹槽的尺寸相适配，从而能够精准控制栅极沿第一方向的长度尺寸，能够提高栅极的制造精度，能够保障存储单元的制造精度，进而能够保障存储器中各个存储单元性能的均一性，进而能够保障存储器的性能。
-
-
-
-
-
-
-
-
-
Search Results
97
records
(took 0.035 seconds)
