公开(公告)号：CN115692488A

公开(公告)日：2023-02-03

申请号：CN202210863267.8

申请日：2022-07-21

Applicant: 三菱电机株式会社

Inventor： 西康一 ,  曾根田真也 ,  古川彰彦

IPC: H01L29/739 ,  H01L29/40 ,  H01L29/423 ,  H01L21/331

Abstract: 本发明涉及半导体装置及其制造方法。得到具有容易进行开关元件中的栅极电极的电阻值的调整的内置栅极电阻区域的半导体装置。4个内置栅极电阻沟槽(8)全部作为实际使用内置栅极电阻沟槽起作用。4个内置栅极电阻沟槽(8)的每一者的一个端部经由配线用接触部(9L)与栅极配线(3)的配线侧接触区域(30)电连接。另一个端部经由焊盘用接触部(9P)与栅极焊盘(4)的焊盘侧接触区域(40)电连接。在4个内置栅极电阻沟槽(8)的每一者处，配线用接触部(9L)和焊盘用接触部(9P)之间的距离被规定为接触部间距离(Lr)。

公开(公告)号：CN115528025A

公开(公告)日：2022-12-27

申请号：CN202210827989.8

申请日：2022-06-20

Applicant: 三菱电机株式会社

Inventor： 曾根田真也 ,  小西和也 ,  古川彰彦

IPC: H01L27/06 ,  H01L29/739 ,  H01L29/861

Abstract: 目的在于提供与输入电容及反馈电容的控制相关的频率响应性提高的半导体装置。半导体装置具有电容调整区域。电容调整区域包含第1导电型的第1半导体层、第2导电型的第2半导体层及多个控制沟槽栅极。第1半导体层是作为半导体基板的上表面的表层而设置的。第2半导体层选择性地设置于第1半导体层的上表面侧。第2半导体层与多个控制沟槽栅极的侧面接触。第1半导体层、第2半导体层与晶体管的发射极电极电连接。至少1个控制沟槽栅极的控制沟槽电极与晶体管的栅极电极电连接。

公开(公告)号：CN114497200A

公开(公告)日：2022-05-13

申请号：CN202111312118.4

申请日：2021-11-08

Applicant: 三菱电机株式会社

Inventor： 小西和也 ,  西康一 ,  古川彰彦

IPC: H01L29/423 ,  H01L29/739 ,  H01L27/07

Abstract: 本发明的目的在于提供能够使Cgc/Cge的比值变大的半导体元件和半导体装置。特征在于，具有：发射极电极，其形成于半导体基板之上；栅极电极，其形成于该半导体基板之上；第1导电型的漂移层，其形成于该半导体基板之中；第1导电型的源极层，其形成于该半导体基板的上表面侧；第2导电型的基极层，其形成于该半导体基板的上表面侧；集电极电极，其形成于该半导体基板之下；以及2层哑有源沟槽，其在该半导体基板的沟槽的内部，在上层具有不与该栅极电极连接的上层哑部，在下层具有与该栅极电极连接、被绝缘膜覆盖的下层有源部，该下层有源部的长度方向长度比该下层有源部的宽度大。

公开(公告)号：CN108463888B

公开(公告)日：2021-03-26

申请号：CN201680078695.2

申请日：2016-10-06

Applicant: 三菱电机株式会社

Inventor： 奥田聪志 ,  古川彰彦 ,  川上刚史

IPC: H01L29/739 ,  H01L27/04 ,  H01L29/78 ,  H01L29/861 ,  H01L29/868

Abstract: 半导体装置具备：p型基极层(7a、7b)，设置于n型漂移层(10)的表面侧；n型发射极层(6)，设置于p型基极层(7a)的表面侧；第1控制电极(1)，具有以从n型发射极层(6)的表层到达n型漂移层(10)的方式埋设的沟槽栅电极(15)；第2控制电极(2)，具有以从p型基极层(7b)到达n型漂移层(10)的方式埋设的沟槽栅电极(15)；p型集电极层(12)，设置于n型漂移层(10)的背面侧；以及二极管(21)，对第1控制电极(1)连接阳极侧，对第2控制电极(2)连接阴极侧。能够提高利用栅极电阻的dV/dt的控制性。

公开(公告)号：CN110663105A

公开(公告)日：2020-01-07

申请号：CN201780090465.2

申请日：2017-05-31

Applicant: 三菱电机株式会社

Inventor： 南条拓真 ,  林田哲郎 ,  吉嗣晃治 ,  古川彰彦

IPC: H01L21/338 ,  H01L29/778 ,  H01L29/812

Abstract: 提供在使用氮化半导体的场效应型晶体管中，得到充分的大小的漏极电流的技术。在半导体基板(1)的上表面，形成作为Alx1Iny1Ga1-x1-y1N的沟道层(3)，在沟道层(3)的上表面，形成具有比沟道层(3)的带隙大的带隙的作为Alx2Iny2Ga1-x2-y2N的势垒层(4)。然后，在势垒层(4)的上表面，至少部分性地形成具有比势垒层(4)大的带隙的、作为绝缘体或者半导体的栅极绝缘膜(9)，在栅极绝缘膜(9)的上表面，形成栅电极(10)。然后，一边对栅电极(10)施加正的电压，一边进行热处理。

公开(公告)号：CN104756258B

公开(公告)日：2017-07-18

申请号：CN201380052950.2

申请日：2013-05-01

Applicant: 三菱电机株式会社

Inventor： 川上刚史 ,  陈则 ,  西井昭人 ,  增冈史仁 ,  中村胜光 ,  古川彰彦 ,  村上裕二

IPC: H01L29/861 ,  H01L21/329 ,  H01L29/06 ,  H01L29/47 ,  H01L29/868 ,  H01L29/872

CPC classification number: H01L29/0619 ,  H01L21/046 ,  H01L21/0465 ,  H01L21/266 ,  H01L21/324 ,  H01L21/765 ,  H01L29/0615 ,  H01L29/063 ,  H01L29/1608 ,  H01L29/2003 ,  H01L29/6606 ,  H01L29/66068 ,  H01L29/66136 ,  H01L29/66143 ,  H01L29/66333 ,  H01L29/66363 ,  H01L29/7395 ,  H01L29/74 ,  H01L29/7811 ,  H01L29/861 ,  H01L29/868 ,  H01L29/872

Abstract: 以围绕活性区域(12)的方式形成电场缓和层(13)。电场缓和层(13)具备多个P型杂质层(21～25)。各P型杂质层(21～25)具备：P型注入层(21a～25a)；以及P型扩散层(21b～25b)，以围绕P型注入层(21a～25a)的方式形成，P型杂质的浓度比P型注入层(21a～25a)低。第一P型注入层(21a)与活性区域(12)相接或者一部分重叠地形成。各P型扩散层(21b～25b)形成为具有第一P型扩散层(21b)和第二P型扩散层(22b)相接或者重叠的程度的宽度。P型注入层(21a～25a)彼此的间隔(s2～s5)随着从活性区域(12)朝向半导体基板(11)的外周缘部变大。

公开(公告)号：CN104285301B

公开(公告)日：2017-03-08

申请号：CN201380025183.6

申请日：2013-03-12

Applicant: 三菱电机株式会社

Inventor： 三浦成久 ,  日野史郎 ,  古川彰彦 ,  阿部雄次 ,  中田修平 ,  今泉昌之 ,  香川泰宏

IPC: H01L29/78 ,  H01L21/336 ,  H01L29/06 ,  H01L29/12 ,  H01L29/739

CPC classification number: H01L29/7802 ,  H01L21/046 ,  H01L29/0615 ,  H01L29/0619 ,  H01L29/086 ,  H01L29/1033 ,  H01L29/1095 ,  H01L29/1608 ,  H01L29/42356 ,  H01L29/66068 ,  H01L29/66893 ,  H01L29/7813 ,  H01L29/7827 ,  H01L29/7836 ,  H01L29/8083

Abstract: MOSFET的源极区域(12)包含与源极焊盘的沟道区域邻接的源极延伸区域(12b)、以及配置在源极延伸区域(12b)与源极接触区域(12a)之间且杂质浓度不同于源极延伸区域(12b)以及源极接触区域(12a)的源极电阻控制区域(15a)。这三个区域被串联连接在源极焊盘(41)与阱区域(20)的沟道区域之间。(41)连接的源极接触区域(12a)、与阱区域(20)

公开(公告)号：CN103262248B

公开(公告)日：2016-07-13

申请号：CN201180059464.4

申请日：2011-12-05

Applicant: 三菱电机株式会社

Inventor： 香川泰宏 ,  古川彰彦 ,  日野史郎 ,  渡边宽 ,  今泉昌之

IPC: H01L29/78 ,  H01L29/12

CPC classification number: H01L29/063 ,  H01L29/0623 ,  H01L29/0696 ,  H01L29/1045 ,  H01L29/105 ,  H01L29/1095 ,  H01L29/1608 ,  H01L29/2003 ,  H01L29/41741 ,  H01L29/41766 ,  H01L29/41775 ,  H01L29/4236 ,  H01L29/42376 ,  H01L29/4238 ,  H01L29/66068 ,  H01L29/6631 ,  H01L29/66348 ,  H01L29/66522 ,  H01L29/66666 ,  H01L29/66727 ,  H01L29/66734 ,  H01L29/7397 ,  H01L29/7811 ,  H01L29/7813 ,  H01L29/7827

Abstract: 提供一种能够防止在关断时流入栅电极的沟槽底部的保护扩散层的位移电流所引起的栅绝缘膜的破坏，同时使单元间距变窄而提高电流密度的沟槽栅型的半导体装置。该半导体装置具备埋入到贯通基区3的沟槽5的栅电极7。栅电极7在俯视时配设为格子状，在其底部的漂移层2a形成保护扩散层13。由栅电极7划分的至少一个区段是在整体形成了沟槽5的保护触点区域20。在保护触点区域20，配设连接沟槽5的底部的保护扩散层13和源电极9的保护触点21。

公开(公告)号：CN109075198B

公开(公告)日：2023-04-21

申请号：CN201680083795.4

申请日：2016-12-21

Applicant: 三菱电机株式会社

Inventor： 井上敦文 ,  冈诚次 ,  川上刚史 ,  古川彰彦 ,  时冈秀忠 ,  津田睦 ,  藤冈靖

IPC: H01L29/78 ,  H01L21/3205 ,  H01L21/336 ,  H01L21/60 ,  H01L21/768 ,  H01L23/48 ,  H01L23/522 ,  H01L29/12 ,  H01L29/739

Abstract: 本发明的目的在于提供能够提高散热性及紧密接合性的电力用半导体装置。根据本发明的电力用半导体装置(1)具备形成在半导体基板(2)上的供主电流流动的发射极(3)；形成在发射极(3)上的非烧结体的导电层(5)；以及形成在导电层(5)上的作为烧结体的烧结金属层(7)，烧结金属层(7)具有在俯视时将发射极(3)的整体覆盖的大小，并且导热性比导电层(5)高。

公开(公告)号：CN115775829A

公开(公告)日：2023-03-10

申请号：CN202211071292.9

申请日：2022-09-01

Applicant: 三菱电机株式会社

Inventor： 西康一 ,  附田正则 ,  曽根田真也 ,  古川彰彦

IPC: H01L29/423 ,  H01L29/739 ,  H01L21/331

Abstract: 目的在于提供能够使半导体装置的电压施加的控制容易的技术。半导体装置在对第1栅极电极及第2栅极电极中的一个栅极电极施加正的栅极电压且电流从集电极电极流至发射极电极的情况下，对第1栅极电极及第2栅极电极中的另一个栅极电极施加正的栅极电压。在对一个栅极电极施加正的栅极电压且电流从发射极电极流至集电极电极的情况下，对另一个栅极电极施加小于或等于基准电压的电压。