公开(公告)号：CN110313071B

公开(公告)日：2022-03-01

申请号：CN201780084467.0

申请日：2017-02-10

Applicant: 三菱电机株式会社

Inventor： 林田哲郎 ,  南条拓真 ,  绵引达郎 ,  古川彰彦

IPC: H01L29/872 ,  H01L29/06 ,  H01L29/47 ,  H01L29/861 ,  H01L29/868

Abstract: 基板(1)包括氮化镓系材料。n型层(2)设置于基板(1)的第1面上。p型层(31)设置于n型层(2)上，在基板(1)的第1面上，与n型层(2)一起，构成设置有具有底面(41b)、侧面(41s)、以及顶面(41t)的台面形状(41)的半导体层。阳电极(71)设置于p型层(31)上。阴电极(6)设置于基板(1)的第2面上。绝缘膜(8)通过从底面(41b)上延伸到顶面(41t)上而覆盖侧面(41s)。在顶面(41t)中设置有至少1个沟槽(51)。上述至少1个沟槽(51)包括被绝缘膜(8)填充的沟槽(51)。

公开(公告)号：CN110400839A

公开(公告)日：2019-11-01

申请号：CN201910317942.5

申请日：2019-04-19

Applicant: 三菱电机株式会社

Inventor： 上马场龙 ,  高桥彻雄 ,  古川彰彦

IPC: H01L29/739 ,  H01L21/331

Abstract: 本发明的目的在于，在将晶体管区域和二极管区域一起设置于一个半导体衬底之上的半导体装置中，在二极管的恢复动作时实现良好的耐受性。半导体基体(30)在IGBT区域(1)以及二极管区域(2)中具有n-型漂移层(3)，在IGBT区域(1)中具有：p型基极层(4)，其形成于n-型漂移层(3)之上；p+型扩散层(5)以及n+型发射极层(6)，它们选择性地形成于p型基极层(4)之上，与p型基极层(4)相比p型杂质浓度高；以及栅极电极(9)，其隔着栅极绝缘膜(8)与p型基极层(4)相对，在二极管区域(2)中具有形成于n-型漂移层(3)之上的p-型阳极层(19)。p+型扩散层(5)与p-型阳极层(19)相比p型杂质浓度高，p+型扩散层(5)随着接近二极管区域(2)而变浅，且p型杂质浓度变小。

公开(公告)号：CN109075198A

公开(公告)日：2018-12-21

申请号：CN201680083795.4

申请日：2016-12-21

Applicant: 三菱电机株式会社

Inventor： 井上敦文 ,  冈诚次 ,  川上刚史 ,  古川彰彦 ,  时冈秀忠 ,  津田睦 ,  藤冈靖

IPC: H01L29/78 ,  H01L21/3205 ,  H01L21/336 ,  H01L21/60 ,  H01L21/768 ,  H01L23/48 ,  H01L23/522 ,  H01L29/12 ,  H01L29/739

Abstract: 本发明的目的在于提供能够提高散热性及紧密接合性的电力用半导体装置。根据本发明的电力用半导体装置(1)具备形成在半导体基板(2)上的供主电流流动的发射极(3)；形成在发射极(3)上的非烧结体的导电层(5)；以及形成在导电层(5)上的作为烧结体的烧结金属层(7)，烧结金属层(7)具有在俯视时将发射极(3)的整体覆盖的大小，并且导热性比导电层(5)高。

公开(公告)号：CN104221151B

公开(公告)日：2017-02-22

申请号：CN201280067175.3

申请日：2012-08-02

Applicant: 三菱电机株式会社

Inventor： 川上刚史 ,  浜田宪治 ,  海老原洪平 ,  古川彰彦 ,  村上裕二

IPC: H01L29/06 ,  H01L21/266 ,  H01L21/336 ,  H01L29/47 ,  H01L29/78 ,  H01L29/861 ,  H01L29/868 ,  H01L29/872

CPC classification number: H01L29/063 ,  H01L21/266 ,  H01L29/0615 ,  H01L29/0619 ,  H01L29/0638 ,  H01L29/0692 ,  H01L29/0847 ,  H01L29/1608 ,  H01L29/42368 ,  H01L29/66136 ,  H01L29/66143 ,  H01L29/66659 ,  H01L29/7835 ,  H01L29/8611 ,  H01L29/872

Abstract: 本发明的半导体装置具备：在第1导电类型的半导体层(1)的上层部形成的活性区域；从活性区域的端缘部向外侧以包围活性区域的方式配设的多个电场缓和层，多个电场缓和层的第1电场缓和层和第2电场缓和层交替地邻接而分别配设多个，由邻接的第1电场缓和层和第2电场缓和层形成一组，第1电场缓和层以第1面密度被注入第2导电类型的杂质，其宽度随着从活性区域远离而变窄，第2电场缓和层以比第1面密度低的第2面密度被注入第2导电类型的杂质，其宽度随着从活性区域远离而变宽。

公开(公告)号：CN104756258A

公开(公告)日：2015-07-01

申请号：CN201380052950.2

申请日：2013-05-01

Applicant: 三菱电机株式会社

Inventor： 川上刚史 ,  陈则 ,  西井昭人 ,  增冈史仁 ,  中村胜光 ,  古川彰彦 ,  村上裕二

IPC: H01L29/861 ,  H01L21/329 ,  H01L29/06 ,  H01L29/47 ,  H01L29/868 ,  H01L29/872

CPC classification number: H01L29/0619 ,  H01L21/046 ,  H01L21/0465 ,  H01L21/266 ,  H01L21/324 ,  H01L21/765 ,  H01L29/0615 ,  H01L29/063 ,  H01L29/1608 ,  H01L29/2003 ,  H01L29/6606 ,  H01L29/66068 ,  H01L29/66136 ,  H01L29/66143 ,  H01L29/66333 ,  H01L29/66363 ,  H01L29/7395 ,  H01L29/74 ,  H01L29/7811 ,  H01L29/861 ,  H01L29/868 ,  H01L29/872

Abstract: 从活性区域(12)的外周缘部朝向半导体基板(11)的外周缘部，以围绕活性区域(12)的方式形成电场缓和层(13)。电场缓和层(13)具备多个P型杂质层(21～25)。各P型杂质层(21～25)具备：P型注入层(21a～25a)；以及P型扩散层(21b～25b)，以围绕P型注入层(21a～25a)的方式形成，P型杂质的浓度比P型注入层(21a～25a)低。第一P型注入层(21a)与活性区域(12)相接或者一部分重叠地形成。各P型扩散层(21b～25b)形成为具有第一P型扩散层(21b)和第二P型扩散层(22b)相接或者重叠的程度的宽度。P型注入层(21a～25a)彼此的间隔(s2～s5)随着从活性区域(12)朝向半导体基板(11)的外周缘部变大。

公开(公告)号：CN104285301A

公开(公告)日：2015-01-14

申请号：CN201380025183.6

申请日：2013-03-12

Applicant: 三菱电机株式会社

Inventor： 三浦成久 ,  日野史郎 ,  古川彰彦 ,  阿部雄次 ,  中田修平 ,  今泉昌之 ,  香川泰宏

IPC: H01L29/78 ,  H01L21/336 ,  H01L29/06 ,  H01L29/12 ,  H01L29/739

CPC classification number: H01L29/7802 ,  H01L21/046 ,  H01L29/0615 ,  H01L29/0619 ,  H01L29/086 ,  H01L29/1033 ,  H01L29/1095 ,  H01L29/1608 ,  H01L29/42356 ,  H01L29/66068 ,  H01L29/66893 ,  H01L29/7813 ,  H01L29/7827 ,  H01L29/7836 ,  H01L29/8083

Abstract: MOSFET的源极区域(12)包含与源极焊盘(41)连接的源极接触区域(12a)、与阱区域(20)的沟道区域邻接的源极延伸区域(12b)、以及配置在源极延伸区域(12b)与源极接触区域(12a)之间且杂质浓度不同于源极延伸区域(12b)以及源极接触区域(12a)的源极电阻控制区域(15a)。这三个区域被串联连接在源极焊盘(41)与阱区域(20)的沟道区域之间。

公开(公告)号：CN103548145A

公开(公告)日：2014-01-29

申请号：CN201280024635.4

申请日：2012-03-07

Applicant: 三菱电机株式会社

Inventor： 日野史郎 ,  三浦成久 ,  古川彰彦 ,  中尾之泰 ,  渡边友胜 ,  多留谷政良 ,  海老池勇史 ,  今泉昌之 ,  绫淳

IPC: H01L29/78 ,  H01L21/28 ,  H01L21/336 ,  H01L21/768 ,  H01L23/522 ,  H01L29/12 ,  H01L29/41 ,  H01L29/417

CPC classification number: H01L29/1608 ,  H01L21/0485 ,  H01L29/0615 ,  H01L29/0638 ,  H01L29/41766 ,  H01L29/45 ,  H01L29/66068 ,  H01L29/7802 ,  H01L29/7811 ,  H01L29/7816 ,  H01L29/7845 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 本发明的目的在于提供一种能够抑制阈值电压随时间变化的半导体装置以及半导体装置的制造方法。本发明的半导体装置具备在半导体基板20上形成的漂移层21、在漂移层21表层中相互离开地形成的第1阱区域41、在漂移层21以及各第1阱区域41上跨越地形成的栅绝缘膜30、在栅绝缘膜30上选择性地形成的栅电极50、贯通栅绝缘膜30而到达至各第1阱区域41内部的源极接触孔61、和在源极接触孔61的至少侧面中形成的、压缩应力残留的压缩应力残留层90。

公开(公告)号：CN116722038A

公开(公告)日：2023-09-08

申请号：CN202310689125.9

申请日：2019-04-19

Applicant: 三菱电机株式会社

Inventor： 上马场龙 ,  高桥彻雄 ,  古川彰彦

IPC: H01L29/739 ,  H01L21/331

Abstract: 本发明的目的在于，在将晶体管区域和二极管区域一起设置于一个半导体衬底之上的半导体装置中，在二极管的恢复动作时实现良好的耐受性。半导体基体(30)在IGBT区域(1)以及二极管区域(2)中具有n‑型漂移层(3)，在IGBT区域(1)中具有：p型基极层(4)，其形成于n‑型漂移层(3)之上；p+型扩散层(5)以及n+型发射极层(6)，它们选择性地形成于p型基极层(4)之上，与p型基极层(4)相比p型杂质浓度高；以及栅极电极(9)，其隔着栅极绝缘膜(8)与p型基极层(4)相对，在二极管区域(2)中具有形成于n‑型漂移层(3)之上的p‑型阳极层(19)。p+型扩散层(5)与p‑型阳极层(19)相比p型杂质浓度高，p+型扩散层(5)随着接近二极管区域(2)而变浅，且p型杂质浓度变小。

公开(公告)号：CN116564904A

公开(公告)日：2023-08-08

申请号：CN202310052575.7

申请日：2023-02-02

Applicant: 三菱电机株式会社

Inventor： 海老原洪平 ,  增冈史仁 ,  附田正则 ,  古川彰彦

IPC: H01L23/31 ,  H01L29/872 ,  H01L29/78 ,  H01L21/329 ,  H01L21/336

Abstract: 提供绝缘可靠性高的半导体装置。还涉及电力变换装置及半导体装置的制造方法。半导体装置具有：场绝缘膜(3)，其形成于第1导电型的外延层(32)之上；表面电极(4)，其搭至场绝缘膜(3)的内周端部处；以及外周电极(5)，其搭至场绝缘膜(3)的外周端部处。在外延层(32)的表层部形成有与表面电极(4)连接且与表面电极(4)的外周端部相比延伸至外侧的第2导电型的末端阱区域(2)。半绝缘膜(7)形成为与表面电极(4)及外周电极(5)分离，将场绝缘膜(3)的一部分覆盖。半绝缘膜(7)在与末端阱区域(2)的外周端相比更靠内侧的区域及外侧的区域的每一者，通过形成于场绝缘膜(3)的开口部与外延层(32)连接。

公开(公告)号：CN110582851B

公开(公告)日：2023-05-05

申请号：CN201780090213.X

申请日：2017-12-06

Applicant: 三菱电机株式会社

Inventor： 奥田聪志 ,  古川彰彦 ,  清井明

IPC: H01L29/739 ,  H01L21/336 ,  H01L29/78

Abstract: 目的在于提供不增加IGBT等半导体装置的厚度而能够抑制关断时的浪涌电压的技术。半导体装置具备按照从第1半导体层至第4半导体层的顺序层叠的、分别具有第1导电类型的第1至第4半导体层，还具备基极层、发射极层、栅极电极、集电极层以及集电极电极。在第1至第4半导体层中，第2半导体层的第1导电类型的杂质浓度最低，第3半导体层的第1导电类型的杂质浓度高于第4半导体层的第1导电类型的杂质浓度。