-
公开(公告)号：CN114743972A
公开(公告)日：2022-07-12
申请号：CN202110020454.5
申请日：2021-01-07
Applicant: 中国科学院微电子研究所 , 真芯(北京)半导体有限责任公司
IPC: H01L27/108 , H01L21/02
Abstract: 本发明涉及一种多晶硅接触薄膜的沉积方法。一种多晶硅接触薄膜的沉积方法，包括：提供一待沉积多晶硅接触薄膜的半导体结构；向所述半导体结构通入氢气进行烘烤，烘烤温度为400～600℃，压力为0.1～10torr；然后在所述半导体结构上沉积多晶硅薄膜。本发明能够高效率地清除衬底上氧化层杂质，避免氧化层杂质对多晶硅接触薄膜电阻的不利影响，实现良好的欧姆接触，提高电性能。
-
公开(公告)号：CN114737255A
公开(公告)日：2022-07-12
申请号：CN202110019365.9
申请日：2021-01-07
Applicant: 中国科学院微电子研究所 , 真芯(北京)半导体有限责任公司
Abstract: 本发明涉及一种扩散炉氮化工艺的残留物清除方法，在所述扩散炉连续对不同半导体器件进行氮化处理的过程中，在所述扩散炉内没有半导体器件的时间段内，进行以下步骤：升温过程：升高所述扩散炉内的温度至第一预设温度，所述第一预设温度高于氮化处理过程的最高温度；通入气体过程：在第一预设时间内向所述扩散炉内通入清除气体；在第二预设时间内向所述扩散炉内通入吹扫气体；降温过程：降低所述扩散炉内的温度至第二预设温度，所述第二预设温度低于氮化处理过程的最高温度。本发明有效去除石英表面附着的粉末或颗粒状的残留物，消除残留物掉落在晶片表面的现象，延长PM周期。
-
公开(公告)号：CN114695249A
公开(公告)日：2022-07-01
申请号：CN202011580002.4
申请日：2020-12-25
Applicant: 中国科学院微电子研究所 , 真芯(北京)半导体有限责任公司
IPC: H01L21/768 , H01L21/8242
Abstract: 本发明涉及一种接触部、位线、存储节点和DRAM的制造方法。一种接触部的制造方法，包括：提供半导体衬底，所述半导体衬底上形成有介质层；在所述介质层中形成穿过所述介质层并暴露出所述衬底的一部分的接触孔；在所述接触孔中沉积由Si或SiGe构成的籽晶层，然后沉积掺杂型多晶硅层，并在惰性气氛中进行退火处理以形成接触部。将该方法用于位线、存储节点和DRAM的制造中。本发明通过将硅单晶化有效降低了掺杂硅的电阻，从而广泛应用各类器件的制备中，尤其用于导线的制作中。
-
公开(公告)号：CN114675487A
公开(公告)日：2022-06-28
申请号：CN202011547670.7
申请日：2020-12-24
Applicant: 中国科学院微电子研究所 , 真芯(北京)半导体有限责任公司
Abstract: 本申请公开了一种减少掩模版上图形布局误差的处理方法，包括：提供一空白掩模版；所述空白掩模版包括由下而上层叠设置的透明基板、缓冲层和遮光层；对所述遮光层进行图形化处理，得到图形化处理后的遮光层；对所述图形化处理后的遮光层进行图形检查及修正；对所述缓冲层进行刻蚀及清洗；对经过上述步骤处理后得到的掩模版进行退火处理，得到退火后的掩模版。本申请的减少掩模版上图形布局误差的处理方法，包括对遮光层进行图形化处理、图形检查及修正，对缓冲层进行刻蚀及清洗，对掩模版进行退火处理，退火处理的步骤能够释放累积的掩模版压力，进而减少局部图形布局误差。
-
公开(公告)号：CN114628333A
公开(公告)日：2022-06-14
申请号：CN202011443548.5
申请日：2020-12-11
Applicant: 中国科学院微电子研究所 , 真芯(北京)半导体有限责任公司
IPC: H01L21/8242 , H01L27/108
Abstract: 一种半导体器件的制备方法，包括以下步骤：提供一半导体衬底，在半导体衬底上形成多个栅极结构，所述栅极结构含有金属材料；将形成有栅极结构的半导体器件置于腔室中，升高腔室内的温度至一预设温度，向腔室中通入反应气体，所述反应气体为氮气，并保持预设时间以完成合金化处理。在合金化处理过程中采用惰性气体，避免活跃气体的使用导致的部分气体渗透到其他膜层使得电容器漏电，从而提高半导体器件的性能。
-
Patent Agency Ranking
公开(公告)号：CN114613671A
公开(公告)日：2022-06-10
申请号：CN202011424629.0
申请日：2020-12-09
Applicant: 中国科学院微电子研究所 , 真芯(北京)半导体有限责任公司
IPC: H01L21/311 , H01L27/108 , H01L27/11 , H01L27/115 , H01L27/22 , H01L27/24
Abstract: 本申请涉及半导体制造领域，具体涉及一种形成图案的方法，包括以下步骤：在半导体衬底上依次形成目标层、转印层以及第一引导图案；使用定向自组装工艺在所述第一引导图案上形成沿水平方向或者垂直方向排布的第一刻蚀图案，以所述第一刻蚀图案为掩模，刻蚀转印层，以形成第一转印图案；形成与所述第一转印图案垂直相交的第二转印图案；以所述第一转印图案、第二转印图案为掩模，刻蚀目标层以形成目标图案。本申请实施例将DSA、PTD以及NTD技术进行结合应用到图像形成过程中，使得形成的图像尺寸更小，且减少了工艺步骤，提高了工艺效率。
-
公开(公告)号：CN114609873A
公开(公告)日：2022-06-10
申请号：CN202011424663.8
申请日：2020-12-09
Applicant: 中国科学院微电子研究所 , 真芯(北京)半导体有限责任公司
IPC: G03F7/42
Abstract: 本申请属于半导体加工技术领域，具体涉及一种半导体加工设备，半导体加工设备包括：加工室，加工室内设置有对半导体进行加工的加工装置；排气管，排气管与加工室连通，用于排放加工室内产生的烟雾；有机溶剂喷雾器，有机溶剂喷雾器的喷雾管伸至排气管内，用于向排气管内喷洒有机溶剂，通过有机溶剂去除排气管内附着的粉尘颗粒。根据本申请的半导体加工设备，通过有机溶剂喷雾器去除排气管内附着的粉尘颗粒，尤其可以去除排气管内附着的光刻胶颗粒，以此减少排气管出现堵塞现象。
-
公开(公告)号：CN114597159A
公开(公告)日：2022-06-07
申请号：CN202011412421.7
申请日：2020-12-04
Applicant: 中国科学院微电子研究所 , 真芯(北京)半导体有限责任公司
IPC: H01L21/768 , H01L23/528 , H01L23/532
Abstract: 本发明公开了一种半导体结构的制备方法以及半导体结构，该方法包括：提供半导体衬底，所述半导体衬底上存在间隙；在所述半导体衬底上形成保护层；在所述保护层上沉积BPSG膜，以通过所述BPSG膜对所述半导体衬底上的间隙进行填充；对间隙填充后的半导体衬底进行退火处理，以制备所述半导体结构。上述方案中，通过BPSG膜对半导体衬底上的间隙进行填充，由于BPSG膜具有优异的阶梯覆盖度，可以完全填充狭窄的间隙且形成致密的薄膜。
-
公开(公告)号：CN111900150B
公开(公告)日：2022-06-03
申请号：CN202010604961.9
申请日：2020-06-29
Applicant: 中国科学院微电子研究所 , 真芯(北京)半导体有限责任公司
Abstract: 本发明涉及电容及其制备方法、应用。电容中SiGe膜的沉积方法，包括：先向半导体基底上供应硅烷系气体，再供应SiGe膜所需的前驱体气体，进行沉积。本发明可以避免SiGe晶体应力对下层膜的损伤，减少电流泄露，提高电容量和器件运行速度。
-
公开(公告)号：CN114518693A
公开(公告)日：2022-05-20
申请号：CN202011308202.4
申请日：2020-11-19
Applicant: 中国科学院微电子研究所 , 真芯(北京)半导体有限责任公司
IPC: G03F7/20
Abstract: 本申请涉及半导体制造领域，具体涉及一种套刻误差补偿方法及光刻曝光的方法，包括以下步骤：提供一晶圆，晶圆具有对准标记；装载所述晶圆，测量对准标记的第一位置；将晶圆翻转180°，测量对准标记的第二位置，并计算第一位置与第二位置的位置误差；计算对准标记的补偿量，然后进行补偿。与现有技术相比，本申请实施例将机台误差(Tool‑Induced Shift，TIS)补偿方法应用到对准标记的误差补偿，以解决对准标记对准偏差的问题。
-
-
-
-
-
-
-
-
-
Search Results
170
records
(took 0.042 seconds)
