-
公开(公告)号:CN1969388A
公开(公告)日:2007-05-23
申请号:CN200680000348.4
申请日:2006-03-01
Applicant: 住友电气工业株式会社
IPC: H01L29/12 , H01L29/47 , H01L21/205 , H01L29/78 , H01L21/336 , H01L29/872
CPC classification number: H01L29/7802 , H01L29/0878 , H01L29/2003 , H01L29/8611 , H01L29/872
Abstract: 提供用于垂直氮化镓半导体器件的外延衬底,具有其中在n-型的氮化镓衬底上可以设置具有希望的低载流子浓度的n-型氮化镓层的结构。在氮化镓衬底(63)上设置氮化镓外延膜(65)。在氮化镓衬底(63)和氮化镓外延膜65中设置层区(67)。氮化镓衬底(43)和氮化镓外延膜(65)之间的界面位于层区(67)中。在层区(67)中,沿从氮化镓衬底(63)至氮化镓外延膜(65)的轴的施主杂质的峰值是1×1018cm-3以上。该施主杂质是硅和锗中的至少一个。
-
公开(公告)号:CN102484076B
公开(公告)日:2015-07-08
申请号:CN201080038234.5
申请日:2010-08-23
Applicant: 住友电气工业株式会社
IPC: H01L21/338 , H01L29/778 , H01L29/812
CPC classification number: H01L29/7785 , H01L29/2003
Abstract: 本发明提供一种击穿电场强度较大且结晶缺陷较少的常关型III族氮化物半导体设备、及用于制作该III族氮化物半导体设备的III族氮化物半导体层积晶圆。III族氮化物半导体层积晶圆(10)包括:基板27,其由AlN构成且具有沿该AlN结晶的c轴的主面(27a);第一AlX1InY1Ga1-X1-Y1N层(13),其由含有Al的III族氮化物系半导体构成且设置在主面(27a)上;以及第二AlX2InY2Ga1-X2-Y2N层(15),其设置在主面(27a)上,由带隙比第一AlX1InY1Ga1-X1-Y1N层(13)更大的III族氮化物系半导体构成,并且与第一AlX1InY1Ga1-X1-Y1N层(13)形成异质结。
-
公开(公告)号:CN104022201A
公开(公告)日:2014-09-03
申请号:CN201410211067.X
申请日:2010-03-01
Applicant: 住友电气工业株式会社 , 株式会社光波
IPC: H01L33/32
CPC classification number: C23C16/0227 , C23C16/0272 , C23C16/303 , C30B25/183 , C30B29/406 , H01L33/007
Abstract: 本发明提供晶片产品及包含其的氮化镓基半导体光元件。所述晶片产品的制造方法为,在步骤S105中,在摄氏600度下,在氧化镓衬底(11)的主面(11a)上生长包含GaN、AlGaN、AlN等III族氮化物的缓冲层(13)。生长缓冲层(13)后,将包含氢气和氮气的气体G2供给至生长炉(10)中,同时在摄氏1050度下使氧化镓衬底(11)及缓冲层(13)暴露于生长炉(11)的气氛中。III族氮化物半导体层(15)的沉积,在改性后的缓冲层上进行。改性后的缓冲层例如包含空隙。III族氮化物半导体层(15)可包含GaN及AlGaN。使用这些材料形成III族氮化物半导体层(15)时,可在改性后的缓冲层(14)上得到良好的结晶质量。
-
公开(公告)号:CN101331591B
公开(公告)日:2010-06-16
申请号:CN200680047480.0
申请日:2006-10-16
Applicant: 住友电气工业株式会社
IPC: H01L21/20 , C30B29/38 , H01L29/201 , H01L33/00
CPC classification number: H01L21/02658 , C30B25/02 , C30B29/403 , H01L21/02389 , H01L21/0254
Abstract: 本发明的AlxGayIn1-x-yN晶体基板(12)具有面积为至少10cm2的主平面(12m)。该主平面(12m)具有位于距离主平面的外围5mm内的外侧区域(12w),和对应于除了该外侧区域之外的区域的内侧区域(12n)。该内侧区域(12n)具有至少1×102cm-2并且至多1×106cm-2的总位错密度。由此能够提供一种用作半导体器件的基板的具有大尺寸和合适位错密度的AlxGayIn1-x-yN晶体基板、包括该AlxGayIn1-x-yN晶体基板的半导体器件、及其制造方法。
-
公开(公告)号:CN100555657C
公开(公告)日:2009-10-28
申请号:CN200680000348.4
申请日:2006-03-01
Applicant: 住友电气工业株式会社
IPC: H01L29/12 , H01L29/47 , H01L21/205 , H01L29/78 , H01L21/336 , H01L29/872
CPC classification number: H01L29/7802 , H01L29/0878 , H01L29/2003 , H01L29/8611 , H01L29/872
Abstract: 提供用于垂直氮化镓半导体器件的外延衬底,具有其中在n-型的氮化镓衬底上可以设置具有希望的低载流子浓度的n-型氮化镓层的结构。在氮化镓衬底(63)上设置氮化镓外延膜(65)。在氮化镓衬底(63)和氮化镓外延膜65中设置层区(67)。氮化镓衬底(43)和氮化镓外延膜(65)之间的界面位于层区(67)中。在层区(67)中,沿从氮化镓衬底(63)至氮化镓外延膜(65)的轴的施主杂质的峰值是1×1018cm-3以上。该施主杂质是硅和锗中的至少一个。
-
公开(公告)号:CN102326231B
公开(公告)日:2014-02-19
申请号:CN201080008691.X
申请日:2010-02-10
Applicant: 住友电气工业株式会社 , 株式会社光波
IPC: H01L21/205 , C23C16/34 , H01L33/32
CPC classification number: H01L21/0262 , C30B25/02 , C30B29/16 , C30B29/403 , H01L21/0242 , H01L21/02433 , H01L21/02458 , H01L21/0254 , H01L33/007
Abstract: 本发明提供可在氧化镓区域上淀积结晶质量良好的氮化镓基半导体的外延晶片的形成方法。在步骤S107中,生长AlN缓冲层(13)。在步骤S108中,在时刻t5,除氮气以外,还向生长炉(10)内供给含有氢气、三甲基铝和氨气的原料气体G1,在主面(11a)上生长AlN缓冲层(13)。AlN缓冲层(13)被称作所谓的低温缓冲层。缓冲层(13)的成膜开始后,在步骤S109中,在时刻t6开始供给氢气(H2)。在时刻t6,向生长炉(10)内供给H2、N2、TMA和NH3。在时刻t6~t7之间增加氢气的供给量,在时刻t7停止增加氢气而供给一定量的氢气。在时刻t7,向生长炉(10)内供给H2、TMA和NH3。
-
公开(公告)号:CN102473607A
公开(公告)日:2012-05-23
申请号:CN200980160793.0
申请日:2009-08-06
Applicant: 住友电气工业株式会社
IPC: H01L21/205 , C23C16/46
CPC classification number: C23C16/46 , C30B25/10 , C30B25/16 , H01L21/02381 , H01L21/0242 , H01L21/02458 , H01L21/02502 , H01L21/02507 , H01L21/0254 , H01L21/0262
Abstract: 当在加热气氛中在半导体衬底(10)等上沉积膜时,造成半导体衬底(10)只由于温度升高而发生相当大程度的翘曲(弯曲)。所述衬底的翘曲导致诸如衬底(10)上形成的膜质量均匀性劣化以及在衬底(10)中产生裂缝的概率增加的问题。本发明的膜形成装置(200)通过从上侧和下侧都加热主表面,来减小衬底(10)的主表面的上侧和下侧之间的温度梯度(温度差),由此抑制衬底(10)的翘曲。更优选地,膜形成装置(200)还包括用于测量衬底(10)的曲率或翘曲的测量单元(5)。
-
公开(公告)号:CN101842884B
公开(公告)日:2012-05-16
申请号:CN200880114264.2
申请日:2008-10-28
Applicant: 住友电气工业株式会社
IPC: H01L21/338 , H01L29/47 , H01L29/778 , H01L29/812 , H01L29/872 , H01L21/28
CPC classification number: H01L29/205 , H01L21/02378 , H01L21/02389 , H01L21/0242 , H01L21/02458 , H01L21/0254 , H01L21/0262 , H01L29/2003 , H01L29/207 , H01L29/7787 , H01L29/872
Abstract: 本发明的III族氮化物基异质结晶体管11a中,第二AlY1InY2Ga1-Y1-Y2N层1 5与第一Alx1Inx2Ga1-x1-x2N层13a形成异质结21。第一电极17在第一Alx1Inx2Ga1-x1-x2N层13a上形成肖特基结。第一Alx1Inx2Ga1-x1-x2N层13a及第二AlY1InY2Ga1-Y1-Y2N层15设置于衬底23上。电极17a、18a、19a各自包含源极、栅极及漏极。第一Alx1Inx2Ga1-x1-x2N层13a的碳浓度NC13小于1×1017cm-3。第二AlY1InY2Ga1-Y1-Y2N层15的位错密度D为1×108cm-2。通过异质结21,生成二维电子气层25。由此,提供低损耗的氮化镓基电子器件。
-
公开(公告)号:CN102414796A
公开(公告)日:2012-04-11
申请号:CN201080019145.6
申请日:2010-03-01
Applicant: 住友电气工业株式会社 , 株式会社光波
IPC: H01L21/205 , C23C16/34 , H01L33/32
CPC classification number: C23C16/0227 , C23C16/0272 , C23C16/303 , C30B25/183 , C30B29/406 , H01L33/007
Abstract: 本发明提供制作包含生长于氧化镓衬底上的有源层且能够提高发光强度的晶片产品的方法。在步骤S105中,在摄氏600度下,在氧化镓衬底(11)的主面(11a)上生长包含GaN、AlGaN、AlN等III族氮化物的缓冲层(13)。生长缓冲层(13)后,将包含氢气和氮气的气体G2供给至生长炉(10)中,同时在摄氏1050度下使氧化镓衬底(11)及缓冲层(13)暴露于生长炉(11)的气氛中。III族氮化物半导体层(15)的沉积,在改性后的缓冲层上进行。改性后的缓冲层例如包含空隙。III族氮化物半导体层(15)可包含GaN及AlGaN。使用这些材料形成III族氮化物半导体层(15)时,可在改性后的缓冲层(14)上得到良好的结晶质量。
-
公开(公告)号:CN102326231A
公开(公告)日:2012-01-18
申请号:CN201080008691.X
申请日:2010-02-10
Applicant: 住友电气工业株式会社 , 株式会社光波
IPC: H01L21/205 , C23C16/34 , H01L33/32
CPC classification number: H01L21/0262 , C30B25/02 , C30B29/16 , C30B29/403 , H01L21/0242 , H01L21/02433 , H01L21/02458 , H01L21/0254 , H01L33/007
Abstract: 本发明提供可在氧化镓区域上淀积结晶质量良好的氮化镓基半导体的外延晶片的形成方法。在步骤S107中,生长AlN缓冲层(13)。在步骤S108中,在时刻t5,除氮气以外,还向生长炉(10)内供给含有氢气、三甲基铝和氨气的原料气体G1,在主面(11a)上生长AlN缓冲层(13)。AlN缓冲层(13)被称作所谓的低温缓冲层。缓冲层(13)的成膜开始后,在步骤S109中,在时刻t6开始供给氢气(H2)。在时刻t6,向生长炉(10)内供给H2、N2、TMA和NH3。在时刻t6~t7之间增加氢气的供给量,在时刻t7停止增加氢气而供给一定量的氢气。在时刻t7,向生长炉(10)内供给H2、TMA和NH3。
-
-
-
-
-
-
-
-
-