公开(公告)号：CN100555657C

公开(公告)日：2009-10-28

申请号：CN200680000348.4

申请日：2006-03-01

Applicant: 住友电气工业株式会社

Inventor： 桥本信 ,  木山诚 ,  田边达也 ,  三浦广平 ,  樱田隆

IPC: H01L29/12 ,  H01L29/47 ,  H01L21/205 ,  H01L29/78 ,  H01L21/336 ,  H01L29/872

CPC classification number: H01L29/7802 ,  H01L29/0878 ,  H01L29/2003 ,  H01L29/8611 ,  H01L29/872

Abstract: 提供用于垂直氮化镓半导体器件的外延衬底，具有其中在n-型的氮化镓衬底上可以设置具有希望的低载流子浓度的n-型氮化镓层的结构。在氮化镓衬底(63)上设置氮化镓外延膜(65)。在氮化镓衬底(63)和氮化镓外延膜65中设置层区(67)。氮化镓衬底(43)和氮化镓外延膜(65)之间的界面位于层区(67)中。在层区(67)中，沿从氮化镓衬底(63)至氮化镓外延膜(65)的轴的施主杂质的峰值是1×1018cm-3以上。该施主杂质是硅和锗中的至少一个。

公开(公告)号：CN102203960A

公开(公告)日：2011-09-28

申请号：CN201080003113.7

申请日：2010-07-07

Applicant: 住友电气工业株式会社

Inventor： 藤井慧 ,  石塚贵司 ,  秋田胜史 ,  永井阳一 ,  田边达也

IPC: H01L31/105 ,  H01L31/18

CPC classification number: H01L31/035236 ,  B82Y20/00 ,  H01L21/02392 ,  H01L21/02463 ,  H01L21/02466 ,  H01L21/02507 ,  H01L21/02546 ,  H01L21/02549 ,  H01L21/0262 ,  H01L31/1035 ,  H01L31/109 ,  H01L31/1844 ,  Y02E10/544 ,  Y02P70/521

Abstract: 本发明提供一种制造半导体器件的方法，其中能够有效地生长具有许多对量子阱的多量子阱结构并同时确保优异的晶体品质。本发明还提供了通过这种方法制造的半导体器件。本发明制造半导体器件的方法包括形成具有50对以上由III-V族化合物半导体构成的量子阱的多量子阱结构(3)的步骤。在所述形成多量子阱结构(3)的步骤中，通过全金属有机气相淀积法(全金属有机MOVPE法)来形成所述多量子阱结构。

公开(公告)号：CN1969388A

公开(公告)日：2007-05-23

申请号：CN200680000348.4

申请日：2006-03-01

Applicant: 住友电气工业株式会社

Inventor： 桥本信 ,  木山诚 ,  田边达也 ,  三浦广平 ,  樱田隆

IPC: H01L29/12 ,  H01L29/47 ,  H01L21/205 ,  H01L29/78 ,  H01L21/336 ,  H01L29/872

CPC classification number: H01L29/7802 ,  H01L29/0878 ,  H01L29/2003 ,  H01L29/8611 ,  H01L29/872

Abstract: 提供用于垂直氮化镓半导体器件的外延衬底，具有其中在n－型的氮化镓衬底上可以设置具有希望的低载流子浓度的n－型氮化镓层的结构。在氮化镓衬底(63)上设置氮化镓外延膜(65)。在氮化镓衬底(63)和氮化镓外延膜65中设置层区(67)。氮化镓衬底(43)和氮化镓外延膜(65)之间的界面位于层区(67)中。在层区(67)中，沿从氮化镓衬底(63)至氮化镓外延膜(65)的轴的施主杂质的峰值是1×1018cm－3以上。该施主杂质是硅和锗中的至少一个。

公开(公告)号：CN102077319B

公开(公告)日：2012-11-28

申请号：CN200980124509.4

申请日：2009-06-25

Applicant: 住友电气工业株式会社

Inventor： 桥本信 ,  田边达也

IPC: H01L21/205 ,  C23C16/02

CPC classification number: C23C16/303 ,  C30B25/02 ,  C30B29/403 ,  H01L21/0242 ,  H01L21/02458 ,  H01L21/0254 ,  H01L21/02658

Abstract: 本发明提供了一种膜淀积方法，所述膜淀积方法能够根据将构成待淀积薄膜的材料的晶格常数来改进界面附近的晶体特性。具体来讲，根据将构成待淀积薄膜的材料的晶格常数与构成一个主表面的材料的晶格常数，相对于沿着在其上要淀积薄膜的一个主表面的方向弯曲衬底。在衬底弯曲的情况下，在衬底的一个主表面上淀积薄膜。

公开(公告)号：CN1977366A

公开(公告)日：2007-06-06

申请号：CN200680000383.6

申请日：2006-03-03

Applicant: 住友电气工业株式会社

Inventor： 桥本信 ,  木山诚 ,  樱田隆 ,  田边达也 ,  三浦广平 ,  宫崎富仁

IPC: H01L21/338 ,  H01L29/778 ,  H01L21/205 ,  H01L29/812

CPC classification number: H01L29/7787 ,  H01L21/02389 ,  H01L21/02458 ,  H01L21/0254 ,  H01L21/02573 ,  H01L21/0262 ,  H01L29/2003 ,  H01L29/66462

Abstract: 提供具有高纯度沟道层和高阻缓冲层的高电子迁移率晶体管。高电子迁移率晶体管11设有由氮化镓构成的支撑衬底13、由第一氮化镓半导体构成的缓冲层15、由第二氮化镓半导体构成的沟道层17、由第三氮化镓半导体构成的半导体层19以及用于晶体管11的电极结构(栅电极21、源电极23和漏电极25)。第三氮化镓半导体的带隙比第二氮化镓半导体更宽。第一氮化镓半导体的碳浓度NC1是4×1017cm－3以上。第二氮化镓半导体的碳浓度NC2小于4×1016cm－3。

公开(公告)号：CN102203960B

公开(公告)日：2014-06-25

申请号：CN201080003113.7

申请日：2010-07-07

Applicant: 住友电气工业株式会社

Inventor： 藤井慧 ,  石塚贵司 ,  秋田胜史 ,  永井阳一 ,  田边达也

IPC: H01L31/105 ,  H01L31/18

CPC classification number: H01L31/035236 ,  B82Y20/00 ,  H01L21/02392 ,  H01L21/02463 ,  H01L21/02466 ,  H01L21/02507 ,  H01L21/02546 ,  H01L21/02549 ,  H01L21/0262 ,  H01L31/1035 ,  H01L31/109 ,  H01L31/1844 ,  Y02E10/544 ,  Y02P70/521

Abstract: 本发明提供一种制造半导体器件的方法，其中能够有效地生长具有许多对量子阱的多量子阱结构并同时确保优异的晶体品质。本发明还提供了通过这种方法制造的半导体器件。本发明制造半导体器件的方法包括形成具有50对以上由III-V族化合物半导体构成的量子阱的多量子阱结构(3)的步骤。在所述形成多量子阱结构(3)的步骤中，通过全金属有机气相淀积法(全金属有机MOVPE法)来形成所述多量子阱结构。

公开(公告)号：CN102077319A

公开(公告)日：2011-05-25

申请号：CN200980124509.4

申请日：2009-06-25

Applicant: 住友电气工业株式会社

Inventor： 桥本信 ,  田边达也

IPC: H01L21/205 ,  C23C16/02

CPC classification number: C23C16/303 ,  C30B25/02 ,  C30B29/403 ,  H01L21/0242 ,  H01L21/02458 ,  H01L21/0254 ,  H01L21/02658

Abstract: 本发明提供了一种膜淀积方法，所述膜淀积方法能够根据将构成待淀积薄膜的材料的晶格常数来改进界面附近的晶体特性。具体来讲，根据将构成待淀积薄膜的材料的晶格常数与构成一个主表面的材料的晶格常数，相对于沿着在其上要淀积薄膜的一个主表面的方向弯曲衬底。在衬底弯曲的情况下，在衬底的一个主表面上淀积薄膜。

公开(公告)号：CN101842884A

公开(公告)日：2010-09-22

申请号：CN200880114264.2

申请日：2008-10-28

Applicant: 住友电气工业株式会社

Inventor： 桥本信 ,  田边达也

IPC: H01L21/338 ,  H01L29/47 ,  H01L29/778 ,  H01L29/812 ,  H01L29/872 ,  H01L21/28

CPC classification number: H01L29/205 ,  H01L21/02378 ,  H01L21/02389 ,  H01L21/0242 ,  H01L21/02458 ,  H01L21/0254 ,  H01L21/0262 ,  H01L29/2003 ,  H01L29/207 ,  H01L29/7787 ,  H01L29/872

Abstract: 本发明的III族氮化物基异质结晶体管11a中，第二AlY1InY2Ga1-Y1-Y2N层1 5与第一Alx1Inx2Ga1-x1-x2N层13a形成异质结21。第一电极17在第一Alx1Inx2Ga1-x1-x2N层13a上形成肖特基结。第一Alx1Inx2Ga1-x1-x2N层13a及第二AlY1InY2Ga1-Y1-Y2N层15设置于衬底23上。电极17a、18a、19a各自包含源极、栅极及漏极。第一Alx1Inx2Ga1-x1-x2N层13a的碳浓度NC13小于1×1017cm-3。第二AlY1InY2Ga1-Y1-Y2N层15的位错密度D为1×108cm-2。通过异质结21，生成二维电子气层25。由此，提供低损耗的氮化镓基电子器件。

公开(公告)号：CN1977367A

公开(公告)日：2007-06-06

申请号：CN200680000432.6

申请日：2006-03-03

Applicant: 住友电气工业株式会社

Inventor： 田边达也 ,  木山诚 ,  三浦广平 ,  樱田隆

IPC: H01L21/338 ,  H01L29/778 ,  H01L21/205 ,  H01L29/812

Abstract: 提供一种Ⅲ族氮化物半导体器件，其中可以减小来自肖特基电极的漏电流。在高电子迁移率晶体管1中，支撑衬底3由AlN、AlGaN或GaN构成。AlyGa1－yN外延层5具有0.25mm或以下的表面粗糙度(RMS)，其中表面粗糙度由每一侧测量1μm的正方形面积所得到。在AlyGa1－yN支撑衬底3和AlyGa1－yN外延层5之间设置GaN外延层7。在AlyGa1－yN外延层5上设置肖特基电极9。在AlyGa1－yN外延层5上设置第一欧姆电极11。在AlyGa1－yN外延层5上设置第二欧姆电极13。第一和第二欧姆电极11和13之一构成源电极以及另一个构成漏电极。肖特基电极9构成高电子迁移率晶体管1的栅电极。

公开(公告)号：CN1969380B

公开(公告)日：2012-08-22

申请号：CN200680000315.X

申请日：2006-03-06

Applicant: 住友电气工业株式会社

Inventor： 田边达也 ,  三浦广平 ,  木山诚 ,  樱田隆

IPC: H01L21/338 ,  H01L29/778 ,  H01L21/205 ,  H01L29/812

CPC classification number: H01L29/7787 ,  H01L21/02389 ,  H01L21/02458 ,  H01L21/0254 ,  H01L29/2003

Abstract: 提供一种III族氮化物半导体器件，其中可以减小来自肖特基电极的漏电流。在高电子迁移率晶体管11中，支撑衬底13由AlN、AlGaN或GaN构成，具体地。AlyGa1-yN外延层15具有用于150秒或以下的(0002)面XRD的半幅全宽。在氮化镓支撑衬底13和AlyGa1-yN外延层(0＜Y≤1)之间设置GaN外延层17。在AlyGa1-yN外延层15上设置肖特基电极19。肖特基电极19构成高电子迁移率晶体管11的栅电极。在氮化镓外延层15上设置源电极21。在氮化镓外延层15上设置漏电极23。