-
公开(公告)号：CN112674763A
公开(公告)日：2021-04-20
申请号：CN202110030245.9
申请日：2021-01-11
Applicant: 北京理工大学
Abstract: 本发明涉及一种基于分布式传感器的久坐提醒系统，属于信息采集以及健康监测与控制技术领域。电源模块经继电器给分布式传感器、主控中心模块供电；用户通过控制面板设置提醒内容，通过分布式传感器对用户进行健康监测，通过信息预处理模块对分布式压力传感器获取的数据进行压缩、暂存及传输，在主控中心模块提取静态、动态信息并经信息后处理模块校正与核实，将信息传输给提醒及显示模块进行提醒，给坐姿校正模块进行矫正，并通过云端数据库模块存储用户使用及健康情况建议。所述系统对久坐及健康监测更精准、便捷、功能更齐全；对所得结论进行校正及二次检测，能使用户对自身身体状况进行全面监测和校对，得到的信息更加准确。
-
公开(公告)号：CN119807863A
公开(公告)日：2025-04-11
申请号：CN202510297898.1
申请日：2025-03-13
Applicant: 北京理工大学
IPC: G06F18/241 , G06F18/2415 , G06N3/0455 , G06F18/15 , G06N10/40 , G06N10/20 , G06N10/60 , G06N10/70 , G06N3/084
Abstract: 本发明公开了一种基于量子Transformer的分类方法、装置、介质及设备。所述量子Transformer为量子小波KAN网络为前馈层的量子多头注意力网络；所述方法包括：获取待分类对象的特征向量，将所述向量进行量子编码生成量子初态；采用量子变分线路分别构建量子查询层、量子键层和量子值层，形成量子自注意力网络再构建量子多头注意力网络，将所述量子初态输入至量子多头注意力网络；将量子多头注意力网络的输出结果经量子小波KAN网络进行前馈处理；前馈处理结果再经线性变换，得到待分类对象的识别结果。应用本发明提出的量子Transformer，提升计算效率的同时，还增强了网络的可解释性。
-
公开(公告)号：CN115509489A
公开(公告)日：2022-12-23
申请号：CN202211299786.2
申请日：2022-10-24
Applicant: 北京理工大学
IPC: G06F7/52
Abstract: 本发明属于集成电路以及电路运算模块设计技术领域，涉及一种基于电流镜结构的超低功耗模拟乘除法器。所述乘除法器依托于电流镜结构，包括相连的除法器模块和乘法器模块；所述除法器模块，包括N个除法单元且每个除法单元包括除法第１PMOS管、除法第2 PMOS管、除法第1开关和除法第2开关；所述乘法器模块，包括K个乘法单元且每个乘法单元包括乘法第１PMOS管、乘法第2 PMOS管、乘法第1开关和乘法第2开关；所述除法单元和乘法单元分别包括开启单元及关闭单元；输入电流信号经过除法开启单元和乘法开启单元，最后输出乘除法运算后的结果。所述乘除法器采用电流镜结构，功率低、效率高且可适用于存算一体结构，降低复杂度。
-
公开(公告)号：CN119808973A
公开(公告)日：2025-04-11
申请号：CN202510297621.9
申请日：2025-03-13
Applicant: 北京理工大学
Abstract: 本发明涉及量子计算技术领域，公开了一种量子变分线路及数据处理方法，包括步骤：对各量子比特施加H门创建量子比特的叠加态，将输入数据编码为量子编码数据；对每个处于叠加态的量子比特施加输入旋转门；在每两个相邻的量子比特之间施加组合U门，形成量子变分线路；基于量子变分线路对量子编码数据进行多轮量子演化训练处理；所述组合U门，包括配置在两个相邻量子比特之间的CNOT门、配置在两个相邻量子比特中第一量子比特上的RX旋转门和RZ旋转门、配置在两个相邻量子比特中第二量子比特上的RY旋转门。应用本发明通过构建上述量子变分线路，形成量子神经网络可以实现拟合与分类任务。
-
公开(公告)号：CN119363075A
公开(公告)日：2025-01-24
申请号：CN202411932654.8
申请日：2024-12-26
Applicant: 中国电子科技集团公司信息科学研究院 , 北京理工大学
Abstract: 本公开实施例提供了一种正交信号生成电路及电子设备，包括：单转差模块、正交分频模块和输出模块；用于将输入的第一信号转换后输出为四路目标正交信号。本公开实施例提供的正交信号生成电路，该电路可实现高一致性的超宽频带正交信号输出，可以为正交变频收发机提供高质量的本振信号；收发机可以利用该本振信号，抑制镜像信号的干扰和信号辐射的杂散。该电路还可以直接生成预设占空比的四路正交信号，降低混频器的镜像电流，并且有足够的驱动能力能够提供给混频器足够的栅极开启电压。该正交信号生成电路还具有面积小、功耗低等优势，解决了相关技术中正交信号生成电路存在的问题。
-
Patent Agency Ranking
公开(公告)号：CN119210353A
公开(公告)日：2024-12-27
申请号：CN202211565580.X
申请日：2022-12-07
Applicant: 北京理工大学
IPC: H03D7/12
Abstract: 本发明属于射频集成电路和混频器技术领域，涉及一种采用二阶交调校准的CMOS零中频混频器。所述混频器改进吉尔伯特单元的结构，包括吉尔伯特单元、一对PMOS管及校准电路；一对PMOS管用于降低闪烁失真，所述校准电路位于吉尔伯特单元负载及输出端，通过调制负载电阻大小校准二阶交调，将多种影响二阶交调失真的因素通过调制负载电阻进行等价替换，将一侧负载电阻使用一个k‑bit电阻调制模块来替代，k位于3到10之间。所述混频器解决了多因素导致双平衡混频器电路失配问题并有效降低了二阶交调失真；降低了闪烁噪声、提高射频端与本振端的隔离度、减小本振泄漏以及直流失调，同时也简化了电路操作难度，有效提升了电路性能。
-
公开(公告)号：CN118093018A
公开(公告)日：2024-05-28
申请号：CN202311745399.1
申请日：2023-12-19
Applicant: 北京理工大学
IPC: G06F9/30
Abstract: 本发明属于集成电路及处理器技术领域，涉及存内计算核、运算方法、存内处理器及处理方法。存内处理器采用多个存内计算核独立可编程设计、自定义指令架构及顶层主从通信方式，包括多个独立的存内计算核、顶层控制器、顶层指令缓存、顶层权重缓存和顶层激活缓存及时钟和电源模块。每一独立的存内计算核中包含核内指令缓存、核内权重缓存、核内激活缓存、核内计算结果缓存，每个存内计算核与相邻存内计算核连接总线通信。存内处理器使用单条指令同时控制多个存内计算核进行包括向量乘加在内的神经网络计算。通过控制存内计算核实现存内计算核间和存内计算核与处理器间的数据传递。通过控制存内计算核进行各种丰富的数学运算，实现高能效计算。
-
公开(公告)号：CN115425950A
公开(公告)日：2022-12-02
申请号：CN202210981258.9
申请日：2022-08-16
Applicant: 北京理工大学
IPC: H03K3/84
Abstract: 本发明涉及一种基于热噪声熵源的三值真随机数发生器，属于密码学、信息安全以及集成电路设计技术领域。所述发生器中熵源电路包括两个PMOS管和两个电阻；熵识别电路包括两个差分放大器、两个比较器、两个反相器、两个触发器；后处理电路包括异或门、第3、第4PMOS管、两个NMOS管和第3电阻。两个电阻把热噪声传给两个差分放大器，差分放大器再传给比较器，两个比较器把结果通过反相器传递给D触发器，D触发器传给异或门和两个NMOS管的栅极，异或门把结果取非后传给第3、第4PMOS管的栅极，控制第3电阻输出3值时序序列。所述发生器采用自然熵源生成三值真随机数，更适用于复杂加密系统且提高了随机数的随机性。
-
公开(公告)号：CN119807862A
公开(公告)日：2025-04-11
申请号：CN202510297778.1
申请日：2025-03-13
Applicant: 北京理工大学
IPC: G06F18/241 , G06F18/2415 , G06F18/2131 , G06F18/15 , G06N10/40 , G06N3/0499 , G06N3/084 , G06N10/60
Abstract: 本发明涉及量子计算技术领域，公开了一种基于量子小波KAN网络的分类方法、装置、介质及设备。所述方法，包括：获取待分类数据的归一化向量；将所述归一化向量采用多个量子比特进行量子态表示，得到量子初态；确定连续小波基函数，基于所述小波基函数构建L级小波基函数量子线路，形成前后级联的L层量子小波KAN网络，第一层小波基函数量子线路的输入为量子初态，第L层量子小波KAN网络的输出为量子末态；根据所述量子末态得到输出概率值，根据所述输出概率值得到待分类数据的分类结果。应用本发明，能提高数据处理速度并高效提取多尺度特征。
-
公开(公告)号：CN118093018B
公开(公告)日：2025-04-11
申请号：CN202311745399.1
申请日：2023-12-19
Applicant: 北京理工大学
IPC: G06F9/30
Abstract: 本发明属于集成电路及处理器技术领域，涉及存内计算核、运算方法、存内处理器及处理方法。存内处理器采用多个存内计算核独立可编程设计、自定义指令架构及顶层主从通信方式，包括多个独立的存内计算核、顶层控制器、顶层指令缓存、顶层权重缓存和顶层激活缓存及时钟和电源模块。每一独立的存内计算核中包含核内指令缓存、核内权重缓存、核内激活缓存、核内计算结果缓存，每个存内计算核与相邻存内计算核连接总线通信。存内处理器使用单条指令同时控制多个存内计算核进行包括向量乘加在内的神经网络计算。通过控制存内计算核实现存内计算核间和存内计算核与处理器间的数据传递。通过控制存内计算核进行各种丰富的数学运算，实现高能效计算。
-
-
-
-
-
-
-
-
-
Search Results
24
records
(took 0.028 seconds)
