公开(公告)号：CN110246900A

公开(公告)日：2019-09-17

申请号：CN201910168669.4

申请日：2019-03-06

Applicant: 夏普株式会社

Inventor： 菊池哲郎 ,  铃木正彦 ,  西宫节治 ,  上田辉幸 ,  山中昌光 ,  大东彻 ,  今井元 ,  原健吾

IPC: H01L29/786 ,  H01L21/336 ,  H01L29/24

Abstract: 提供具备能具有高迁移率和高可靠性的氧化物半导体TFT的半导体装置。半导体装置具备薄膜晶体管，薄膜晶体管的半导体层具有包括包含In、Ga、Zn及Sn的下部氧化物半导体层和配置于下部氧化物半导体层上且包含In、Ga及Zn的上部氧化物半导体层的层叠结构，下部氧化物半导体层的厚度是20nm以下，下部氧化物半导体层中的Sn相对于全部金属元素的原子数比是5％以上，上部氧化物半导体层不包含Sn，或者上部氧化物半导体层中的Sn相对于全部金属元素的原子数比小于下部氧化物半导体层中的Sn相对于全部金属元素的原子数比，下部氧化物半导体层的侧面与下表面之间的第1角度小于上部氧化物半导体层的侧面与下表面之间的第2角度。

公开(公告)号：CN108780620A

公开(公告)日：2018-11-09

申请号：CN201780016987.8

申请日：2017-03-13

Applicant: 夏普株式会社

Inventor： 菊池哲郎 ,  大东彻 ,  今井元 ,  伊藤俊克 ,  越智久雄 ,  北川英树 ,  铃木正彦 ,  上田辉幸 ,  郡司辽佑 ,  原健吾 ,  西宫节治

IPC: G09F9/30 ,  G02F1/1368 ,  H01L21/336 ,  H01L29/786

Abstract: 有源矩阵基板具备：基板(1)；周边电路，其包含第1氧化物半导体TFT(101)；多个第2氧化物半导体TFT(102)，其配置在显示区域内；以及第1无机绝缘层(11)，其覆盖多个第2氧化物半导体TFT(102)，第1氧化物半导体TFT(101)具有：下部栅极电极(3A)；栅极绝缘层(4)；氧化物半导体层(5A)，其配置为隔着栅极绝缘层与下部栅极电极相对；源极电极(7A)和漏极电极(8A)；以及上部栅极电极(BG)，其隔着包含第1无机绝缘层(11)的绝缘层配置在氧化物半导体层(5A)之上，在上部栅极电极(BG)之上，还具有覆盖第1氧化物半导体TFT(101)的第2无机绝缘层(17)。

公开(公告)号：CN107004719A

公开(公告)日：2017-08-01

申请号：CN201580064210.X

申请日：2015-11-19

Applicant: 夏普株式会社

Inventor： 北川英树 ,  大东彻 ,  今井元 ,  越智久雄 ,  藤田哲生 ,  菊池哲郞 ,  川岛慎吾 ,  铃木正彦

IPC: H01L29/786 ,  G02F1/1343 ,  G02F1/1368 ,  H01L21/28 ,  H01L21/283 ,  H01L21/306 ,  H01L21/312 ,  H01L21/316 ,  H01L21/336 ,  H01L21/768 ,  H01L23/532

Abstract: 一种半导体装置(100A)，具备：含有栅极电极(3)、氧化物半导体层(5)、栅极绝缘层(4)以及源极电极(7S)及漏极电极(7D)的薄膜晶体管(101)；以覆盖薄膜晶体管(101)且与薄膜晶体管(101)的通道区域(5c)相接的方式配置的层间绝缘层(11)；配置于层间绝缘层(11)上的透明导电层(19)，源极电极(7S)及漏极电极(7D)各自具有铜层(7a)，进一步具备配置于源极及漏极电极与层间绝缘层(11)之间的铜氧化膜(8)，层间绝缘层(11)隔着铜氧化膜(8)而覆盖漏极电极(7D)，透明导电层(19)于形成在层间绝缘层(11)的接触孔(CH1)内，未隔着铜氧化膜(8)而与漏极电极(7D)的铜层(7a)直接相接。

公开(公告)号：CN109698205B

公开(公告)日：2023-07-04

申请号：CN201811238583.6

申请日：2018-10-23

Applicant: 夏普株式会社

Inventor： 原义仁 ,  北川英树 ,  大东彻 ,  今井元 ,  前田昌纪 ,  川崎达也 ,  伊藤俊克

IPC: H01L27/12 ,  H01L21/77 ,  G02F1/1362 ,  G02F1/1368

Abstract: 本发明的课题在于提供一种也可适用于大型液晶面板的有源矩阵基板。有源矩阵基板(100)具备源极总线及栅极总线、分别配置于各像素区域P的薄膜晶体管(10)及像素电极PE、隔着介电层配置于像素电极上的共用电极CE、以及在显示区域内配置于栅极金属层与源极金属层之间的旋涂玻璃层(23)，像素电极是由与薄膜晶体管的氧化物半导体层(7)相同的金属氧化物膜形成，旋涂玻璃层在各像素区域内的形成有薄膜晶体管的部分具有开口部(23p)，旋涂玻璃层位于源极总线SL与栅极总线GL交叉的交叉部Dsg的源极总线与栅极总线之间、且位于各像素区域内的像素电极PE的至少一部分与基板(1)之间。

公开(公告)号：CN109791949B

公开(公告)日：2022-02-25

申请号：CN201780059506.1

申请日：2017-09-21

Applicant: 夏普株式会社

Inventor： 铃木正彦 ,  今井元 ,  北川英树 ,  菊池哲郎 ,  西宫节治 ,  上田辉幸 ,  原健吾 ,  大东彻 ,  伊藤俊克

IPC: H01L29/786 ,  C23C14/08 ,  C23C14/58 ,  G02F1/1368 ,  H01L21/28 ,  H01L21/336 ,  H01L21/363

公开(公告)号：CN113257835A

公开(公告)日：2021-08-13

申请号：CN202110096761.1

申请日：2021-01-25

Applicant: 夏普株式会社

Inventor： 铃木正彦 ,  菊池哲郎 ,  北川英树 ,  西宫节治 ,  原健吾 ,  高畑仁志 ,  大东彻

IPC: H01L27/12 ,  H01L21/77

Abstract: 一种有源矩阵基板，具备多个栅极总线、多个源极总线、下部绝缘层、层间绝缘层、多个氧化物半导体TFT、像素电极以及多个源极接触部，各氧化物半导体TFT具有：氧化物半导体层，其配置在下部绝缘层上；栅极电极，其隔着栅极绝缘层配置在氧化物半导体层的一部分上；以及源极电极，其形成在基板与下部绝缘层之间，与源极总线由相同的导电膜形成，各源极接触部具有：源极接触孔，其形成于下部绝缘层和层间绝缘层，并且使1个氧化物半导体TFT中的氧化物半导体层的第1区域的一部分和源极电极的一部分露出；以及连接电极，其配置在层间绝缘层上和源极接触孔内，在源极接触孔内连接到第1区域的一部分和源极电极的一部分。

公开(公告)号：CN107004603B

公开(公告)日：2021-03-09

申请号：CN201580064209.7

申请日：2015-11-19

Applicant: 夏普株式会社

Inventor： 菊池哲郞 ,  今井元 ,  越智久雄 ,  藤田哲生 ,  北川英树 ,  铃木正彦 ,  川岛慎吾 ,  大东彻

IPC: H01L21/336 ,  G02F1/1368 ,  H01L21/28 ,  H01L29/417 ,  H01L29/786

Abstract: 半导体装置包括基板以及支撑于基板的薄膜晶体管。薄膜晶体管具有氧化物半导体层、形成于栅极及氧化物半导体层之间的栅极绝缘层、以及电性连接于氧化物半导体层的源极以及漏极。栅极绝缘层包含由氧化物半导体层覆盖的第一部分、以及与第一部分邻接且未由氧化物半导体层、源极以及漏极的任一者覆盖的第二部分。第二部分较第一部分薄，第二部分与第一部分的厚度的差超过0nm且为50nm以下。

公开(公告)号：CN112054031A

公开(公告)日：2020-12-08

申请号：CN202010494210.6

申请日：2020-06-03

Applicant: 夏普株式会社

Inventor： 菊池哲郎 ,  大东彻 ,  今井元 ,  铃木正彦 ,  西宫节治 ,  原健吾 ,  山中昌光 ,  高畑仁志

IPC: H01L27/12 ,  H01L21/77

Abstract: 一种有源矩阵基板，具备：基板；多个氧化物半导体TFT；多个栅极总线；多个源极总线；至少1个干配线，其设置于非显示区域，传递信号；及多个其它配线，其分别以与干配线至少部分重叠的方式配置。有源矩阵基板在基板上具有第1金属层、配置在第1金属层的上方的第2金属层及配置在第2金属层的上方的第3金属层。第1、第2及第3金属层中的任意一层包含源极总线，其它任意一层包含栅极总线。干配线形成于第1、第2及第3金属层中的2个金属层。其它配线形成于另1个金属层。干配线具有包含形成于2个金属层中的一方的下部配线和形成于2个金属层中的另一方且隔着绝缘层配置在下部配线上的上部配线的多层结构，下部配线与上部配线是电连接的。

公开(公告)号：CN110494798A

公开(公告)日：2019-11-22

申请号：CN201880022067.1

申请日：2018-03-26

Applicant: 夏普株式会社

Inventor： 北川英树 ,  今井元 ,  伊藤俊克 ,  菊池哲郎 ,  铃木正彦 ,  上田辉幸 ,  原健吾 ,  西宫节治 ,  大东彻

IPC: G02F1/1368 ,  G09F9/30

Abstract: 提供一种既抑制像素缺陷的产生又高清晰的有源矩阵基板。其具备：第1半导体膜，其与在行方向上相邻的2个子像素中的一个子像素对应；第2半导体膜，其与在行方向上相邻的2个子像素中的另一个子像素对应；晶体管，其将上述第1半导体膜的一部分作为行方向上的沟道；以及像素电极，其经由接触孔连接到上述晶体管的漏极电极，在俯视时，从上述沟道的漏极电极侧边缘到上述接触孔的底面为止的行方向上的距离(dc)为行方向上的子像素间距(dp)的0.15倍以上。

公开(公告)号：CN109891483A

公开(公告)日：2019-06-14

申请号：CN201780064648.7

申请日：2017-10-12

Applicant: 夏普株式会社

Inventor： 上田辉幸 ,  北川英树 ,  大东彻 ,  今井元 ,  铃木正彦 ,  西宫节治 ,  菊池哲郎 ,  伊藤俊克 ,  原健吾

IPC: G09F9/30 ,  G02F1/1333 ,  G02F1/1368 ,  G09F9/00 ,  H01L29/786

Abstract: 有源矩阵基板(100A)具有：栅极金属层(15)，其具有Cu层(15b)/Ti层(15a)的2层结构；栅极金属层(15)上的第1绝缘层(16)；第1绝缘层(16)上的具有Cu层(18b)/Ti层(18a)的2层结构的源极金属层(18)；源极金属层(18)上的第2绝缘层(19)；导电层(25)，其形成在第2绝缘层(19)上，在第1绝缘层(16)的第1开口部(16a1)内与栅极金属层(15)接触，并且在第2绝缘层(19)的第2开口部(19a2)内与源极金属层(18)接触；以及第1透明导电层(21)，其形成在导电层(25)上，包含像素电极、共用电极以及辅助电容电极之中的任意一者，导电层(25)不包含像素电极、共用电极、辅助电容电极之中的任何一者，且不具有与栅极金属层(15)的Cu层(15b)接触的Ti层。