-
公开(公告)号：CN1315192C
公开(公告)日：2007-05-09
申请号：CN02152706.7
申请日：2002-11-20
Applicant: 松下电器产业株式会社
IPC: H01L27/108 , G11C11/34
CPC classification number: H01L27/10882 , G11C7/02 , G11C7/18 , H01L23/5225 , H01L27/10885 , H01L27/10897 , H01L2924/0002 , H01L2924/3011 , H01L2924/00
Abstract: 单节点方式(开敞位线型)的动态型RAM中，以读出放大为中心左右配置了子阵。这个子阵拥有多数动态型储存元件。在位于读出放大列的左侧或右侧的子阵中，由同一行位线构成互补位线对。各个子阵中的各个位线之间的每一个间隔，配置着与这些位线平行且制成在同一配线层的屏蔽用的配线形式。这些配线形式设定了全电源电位等的固定电位。因此，有效地减少了相邻位线之间的生成干涉杂音。
-
公开(公告)号：CN1595531A
公开(公告)日：2005-03-16
申请号：CN200410073784.7
申请日：2004-09-10
Applicant: 松下电器产业株式会社
IPC: G11C11/401 , G11C11/409
CPC classification number: G11C11/406 , G11C7/12 , G11C11/4094 , G11C2207/002 , G11C2207/005
Abstract: 根据本发明，在需要用于存储数据的刷新操作的半导体器件中，在页模式读操作中，将响应行地址所选择的存储单元的数据通过位线对，读出放大器和数据线对读出到主放大器。之后，在将保持在主放大器中的数据输出到外面的同时，连接晶体管关断使得主放大器从存储单元断开，从而，能够对存储单元预充电。同样，在页模式写操作中，在将外部提供的输入数据写入主放大器的同时，能够对存储单元预充电。
-
公开(公告)号：CN1187832C
公开(公告)日：2005-02-02
申请号：CN02152734.2
申请日：2002-11-20
Applicant: 松下电器产业株式会社
CPC classification number: G11C7/12 , G11C7/1048 , G11C2207/002
Abstract: 一种半导体存储器件，包括：位线对，连接多个存储单元；多个预充电电路，用于将所述位线对预充电至与高电平和低电平的平均值不同的第1电压；位线预充电电源线(VBP[0])，用于将预充电的所述第1电压供给所述预充电电路；电容器(200)；充电部件(201)，对所述电容器充电；以及传输门电路(202，203)，控制所述电容器和所述位线预充电电源线的连接与断开。控制所述传输门电路，使得在所述位线对的预充电时所述电容器和所述预充电电源线相连接。可以高速高精度地进行位线的预充电。
-
公开(公告)号：CN1538453A
公开(公告)日：2004-10-20
申请号：CN200410035047.8
申请日：2004-04-19
Applicant: 松下电器产业株式会社
IPC: G11C11/407
CPC classification number: H02M3/073 , G11C5/145 , G11C11/4074
Abstract: 本发明的升压电路由于采用第一电压VDD3和第二电压VDDM，将比第二电压高的第一电压VDD3升压，产生升压电压VPP，故与只采用第二电压并将其升压的构成相比，能指望提高效率。检测电路检测升压VPP，来控制升压电路。
-
公开(公告)号：CN1421930A
公开(公告)日：2003-06-04
申请号：CN02152792.X
申请日：2002-11-28
Applicant: 松下电器产业株式会社
CPC classification number: H02M3/07 , H02M2003/071
Abstract: 一种半导体集成电路装置，包括：充电电路，向负电压节点输出设定的负电压；电压检测电路，当上述负电压节点的电压达到第一检测电压时产生第一检测信号，当上述负电压节点的电压达到第二检测电压时产生第二检测信号；环状振荡器，由上述第一检测信号驱动，产生驱动上述充电电路的信号；负电压升压电路，由上述的二检测信号驱动，具有接在上述负电压节点的输出端子，通过上述输出端子的输出使负电压节点的电压上升。可以使VBB电压迅速上升，通过快速地控制VBB电压提高电压的稳定度。
-
Patent Agency Ranking
公开(公告)号：CN1420565A
公开(公告)日：2003-05-28
申请号：CN02152734.2
申请日：2002-11-20
Applicant: 松下电器产业株式会社
CPC classification number: G11C7/12 , G11C7/1048 , G11C2207/002
Abstract: 一种半导体存储器件，包括：位线对，连接多个存储单元；多个预充电电路，用于将所述位线对预充电至与高电平和低电平的平均值不同的第1电压；位线预充电电源线(VBP[0])，用于将预充电的所述第1电压供给所述预充电电路；电容器(200)；充电部件(201)，对所述电容器充电；以及传输门电路(202，203)，控制所述电容器和所述位线预充电电源线的连接与断开。控制所述传输门电路，使得在所述位线对的预充电时所述电容器和所述预充电电源线相连接。可以高速高精度地进行位线的预充电。
-
公开(公告)号：CN1538453B
公开(公告)日：2010-04-28
申请号：CN200410035047.8
申请日：2004-04-19
Applicant: 松下电器产业株式会社
IPC: G11C11/407
CPC classification number: H02M3/073 , G11C5/145 , G11C11/4074
Abstract: 本发明的升压电路由于采用第一电压VDD3和第二电压VDDM，将比第二电压高的第一电压VDD3升压，产生升压电压VPP，故与只采用第二电压并将其升压的构成相比，能指望提高效率。检测电路检测升压VPP，来控制升压电路。
-
公开(公告)号：CN101286361A
公开(公告)日：2008-10-15
申请号：CN200810092160.8
申请日：2008-04-10
Applicant: 松下电器产业株式会社
IPC: G11C11/406
CPC classification number: G11C11/406 , G11C11/40603 , G11C11/40618
Abstract: 本发明提供一种半导体存储器件，包括：多个存储块；多个更新块计数器，生成2个以上存储块的块地址，选择所述多个存储块中进行更新的2个以上存储块；更新字线计数器，生成对所述2个以上的存储块共用的共用字线地址；以及仲裁电路，根据所述2个以上块地址和所述共用字线地址，生成至少一个第一字线地址，并进行仲裁以使得在对从外部供给的第二字线地址表示的字线进行访问的期间，进行所述至少一个第一字线地址表示的各条字线的更新。根据本发明，在不使用存储体的半导体存储器件中，能够同时执行来自外部的访问和内部更新，而不在安装有该半导体存储器件的系统一侧考虑内部更新地址，并实现面积的减小和低耗电。
-
公开(公告)号：CN1627444A
公开(公告)日：2005-06-15
申请号：CN200410098553.1
申请日：2004-12-09
Applicant: 松下电器产业株式会社
IPC: G11C11/4074 , G11C11/4093
CPC classification number: G11C8/08 , G11C11/4074
Abstract: 为了降低电源电路的电路规模和电源电路在半导体衬底上方占用的面积，为存储电路的各个部分提供电源电压的电源电路包括字驱动器电源(第一电源电路)、读出放大器电源(第二电源电路)、位线预充电电源、单元板电源、衬底偏置电源和字线偏置电源。字驱动器电源为字驱动器提供通过直接升高外部电源电压产生的电压，而其它电源(例如，读出放大器电源)为读出放大器等提供通过降低外部电源电压产生的电压。
-
公开(公告)号：CN1574083A
公开(公告)日：2005-02-02
申请号：CN200410048571.9
申请日：2004-06-08
Applicant: 松下电器产业株式会社
IPC: G11C11/407 , G11C29/00
CPC classification number: G11C29/808 , G11C11/401 , G11C29/24
Abstract: 一种半导体存储装置，既控制由于冗余元件引起的电路面积增大，又可得到救助效率优良的冗余救助方法。在半导体存储装置中，设置了具有各自交错的复数个字线及复数个位线对(BL，/BL)、设置在各字线和位线对的每一个交叉部分上的复数个存储单元(17)、并且与各个位线对对应设置的具有复数个读取放大器(18)的复数个存储块(11)。设置了在各存储块(11)上介于开关晶体管(16)连接的复数个共通数据总线对DB，/DB，对各存储块11介于各共通数据总线对进行读出操作及写入操作的读写放大器14，设置了各共同数据总线对介于各自开关晶体管电连接的SRAM元件(19)。
-
-
-
-
-
-
-
-
-
Search Results
22
records
(took 0.046 seconds)
