半导体集成电路装置及其制造方法

    公开(公告)号:CN1421930A

    公开(公告)日:2003-06-04

    申请号:CN02152792.X

    申请日:2002-11-28

    CPC classification number: H02M3/07 H02M2003/071

    Abstract: 一种半导体集成电路装置,包括:充电电路,向负电压节点输出设定的负电压;电压检测电路,当上述负电压节点的电压达到第一检测电压时产生第一检测信号,当上述负电压节点的电压达到第二检测电压时产生第二检测信号;环状振荡器,由上述第一检测信号驱动,产生驱动上述充电电路的信号;负电压升压电路,由上述的二检测信号驱动,具有接在上述负电压节点的输出端子,通过上述输出端子的输出使负电压节点的电压上升。可以使VBB电压迅速上升,通过快速地控制VBB电压提高电压的稳定度。

    半导体存储装置以及半导体装置

    公开(公告)号:CN101034584A

    公开(公告)日:2007-09-12

    申请号:CN200710086267.7

    申请日:2007-03-09

    CPC classification number: G11C5/02 G11C5/06

    Abstract: 在构成大容量DRAM作为硬核的情况下,随着工艺细微化,防止与控制电路群的细微化相伴的比例不均衡引起的面积效率、性能、布线效率降低的因素。存储阵列区域与控制区域接触,并且,从平面上看以凸形配置。由此,在大容量的DRAM等存储器中,能够得到设计面积最优化、降低成本的效果。即,大容量的DRAM与需要各种大小变化的ROM、SRAM不同,限制安装个数,在半导体装置中所占的比例也较大,所以,着眼于四角形不是容易配置的必要条件的情况,可提供一种硬核,通过对面积效率、布线效率进行最优化来构成大容量的DRAM,并且,在实现系统LSI后也容易进行版面设计。

    半导体存储装置
    4.
    发明公开

    公开(公告)号:CN1574083A

    公开(公告)日:2005-02-02

    申请号:CN200410048571.9

    申请日:2004-06-08

    CPC classification number: G11C29/808 G11C11/401 G11C29/24

    Abstract: 一种半导体存储装置,既控制由于冗余元件引起的电路面积增大,又可得到救助效率优良的冗余救助方法。在半导体存储装置中,设置了具有各自交错的复数个字线及复数个位线对(BL,/BL)、设置在各字线和位线对的每一个交叉部分上的复数个存储单元(17)、并且与各个位线对对应设置的具有复数个读取放大器(18)的复数个存储块(11)。设置了在各存储块(11)上介于开关晶体管(16)连接的复数个共通数据总线对DB,/DB,对各存储块11介于各共通数据总线对进行读出操作及写入操作的读写放大器14,设置了各共同数据总线对介于各自开关晶体管电连接的SRAM元件(19)。

    半导体存储装置以及半导体装置

    公开(公告)号:CN101034584B

    公开(公告)日:2011-10-19

    申请号:CN200710086267.7

    申请日:2007-03-09

    CPC classification number: G11C5/02 G11C5/06

    Abstract: 半导体存储装置以及半导体装置;在构成大容量DRAM作为硬核的情况下,随着工艺细微化,防止与控制电路群的细微化相伴的比例不均衡引起的面积效率、性能、布线效率降低的因素。存储阵列区域与控制区域接触,并且,从平面上看以凸形配置。由此,在大容量的DRAM等存储器中,能够得到设计面积最优化、降低成本的效果,即,大容量的DRAM与需要各种大小变化的ROM、SRAM不同,限制安装个数,在半导体装置中所占的比例也较大,所以,着眼于四角形不是容易配置的必要条件的情况,可提供一种硬核,通过对面积效率、布线效率进行最优化来构成大容量的DRAM,并且,在实现系统LSI后也容易进行版面设计。

    半导体存储装置
    6.
    发明授权

    公开(公告)号:CN100454436C

    公开(公告)日:2009-01-21

    申请号:CN200410048571.9

    申请日:2004-06-08

    CPC classification number: G11C29/808 G11C11/401 G11C29/24

    Abstract: 一种半导体存储装置,既控制由于冗余元件引起的电路面积增大,又可得到救助效率优良的冗余救助方法。在半导体存储装置中,设置了具有各自交错的复数个字线及复数个位线对(BL,/BL)、设置在各字线和位线对的每一个交叉部分上的复数个存储单元(17)、并且与各个位线对对应设置的具有复数个读取放大器(18)的复数个存储块(11)。设置了在各存储块(11)上介于开关晶体管(16)连接的复数个共通数据总线对DB,/DB,对各存储块11介于各共通数据总线对进行读出操作及写入操作的读写放大器14,设置了各共同数据总线对介于各自开关晶体管电连接的SRAM元件(19)。

    半导体存储装置及半导体集成电路装置

    公开(公告)号:CN100373501C

    公开(公告)日:2008-03-05

    申请号:CN200310123125.5

    申请日:2003-12-19

    Abstract: 一种半导体存储装置,在用存取Tr(103)及单元电容器(104)构成的DRAM存储单元中,存取Tr(103)及单元电容器(104)使用耗尽型MOSFET;与过去相比,可扩大动作余量,需要的电源数亦可比过去减少。从而可提供一种电源电压即使低电压化亦可动作,可用简单构成实现,且容易用逻辑加工形成的半导体存储装置。

    半导体集成电路装置及其制造方法

    公开(公告)号:CN1194411C

    公开(公告)日:2005-03-23

    申请号:CN02152792.X

    申请日:2002-11-28

    CPC classification number: H02M3/07 H02M2003/071

    Abstract: 一种半导体集成电路装置,包括:充电电路,向负电压节点输出设定的负电压;电压检测电路,当上述负电压节点的电压达到第一检测电压时产生第一检测信号,当上述负电压节点的电压达到第二检测电压时产生第二检测信号;环状振荡器,由上述第一检测信号驱动,产生驱动上述充电电路的信号;负电压升压电路,由上述的二检测信号驱动,具有接在上述负电压节点的输出端子,通过上述输出端子的输出使负电压节点的电压上升。可以使VBB电压迅速上升,通过快速地控制VBB电压提高电压的稳定度。

    半导体集成电路器件
    9.
    发明授权

    公开(公告)号:CN1252732C

    公开(公告)日:2006-04-19

    申请号:CN01131034.0

    申请日:2001-09-04

    CPC classification number: G11C7/10 G11C2207/104

    Abstract: 一种半导体集成电路器件,它包括:形成在P型半导体区域内的N型第1阱;多条字线;多条数据线;多个分别接在多条字线中相对应的一条上、多条数据线中相对应的一条上的存储单元在第1阱上排列而形成的矩阵状DRAM存储单元阵列;和多条数据线耦合的传感放大器的列;驱动多条字线的字线驱动器及电源电路。电源电路以自外部供来的电压为输入,将降低该电压而生成的内部电源电压供向传感放大器、字线驱动器及第1阱。

    半导体集成电路器件
    10.
    发明公开

    公开(公告)号:CN1342983A

    公开(公告)日:2002-04-03

    申请号:CN01131034.0

    申请日:2001-09-04

    CPC classification number: G11C7/10 G11C2207/104

    Abstract: 一种半导体集成电路器件,它包括:形成在P型半导体区域内的N型第1阱;多条字线;多条数据线;多个分别接在多条字线中相对应的一条上、多条数据线中相对应的一条上的存储单元在第1阱上排列而形成的矩阵状DRAM存储单元阵列;和多条数据线耦合的传感放大器的列;驱动多条字线的字线驱动器及电源电路。电源电路以自外部供来的电压为输入,将降低该电压而生成的内部电源电压供向传感放大器、字线驱动器及第1阱。

Patent Agency Ranking