-
公开(公告)号：CN100520975C
公开(公告)日：2009-07-29
申请号：CN200510008175.8
申请日：2005-02-16
Applicant: 松下电器产业株式会社
CPC classification number: G11C16/04
Abstract: 本发明提供一种既能抑制电路面积的增加，又能进行正确数据判定的非易失性半导体存储器件。多个存储单元连接在相互邻接的两条副位线间。行解码器(3)选择与读出对象的存储单元连接的字线。选择线选择电路(2)及列选择电路(5)包含同时且独立地实施选择操作的第一和第二选择部。第一选择部为了选择读出对象的存储单元，选择第一主位线对和选择线。第二选择部为了选择用于基准电压的读出的布线，选择不同于第一主位线对的第二主位线对和选择不同于读出对象的存储单元的扇区的选择线。
-
公开(公告)号：CN101238524A
公开(公告)日：2008-08-06
申请号：CN200680028987.1
申请日：2006-07-10
Applicant: 松下电器产业株式会社
Abstract: 本发明公开了一种电流或电压测量电路、读出电路、非易失性半导体存储器以及差动放大器。在由第一信号线(120a)和第二信号线(120b)构成的一对布线(120)中，将第一信号线(120a)和第二信号线(120b)设置成为彼此寄生电容基本相同。并且，利用一对布线(120)将被测量元件(1000)的两个输出端子和差动放大器(110)的输入端子连接起来。由此，包含在第一信号线(120a)和第二信号线(120b)中的噪声成为共模噪声，该噪声由于差动放大器(110)的差动放大而被抵消。
-
公开(公告)号：CN1658330A
公开(公告)日：2005-08-24
申请号：CN200510008175.8
申请日：2005-02-16
Applicant: 松下电器产业株式会社
CPC classification number: G11C16/04
Abstract: 本发明提供一种既能抑制电路面积的增加，又能进行正确数据判定的非易失性半导体存储器件。多个存储单元连接在相互邻接的两条副位线间。行解码器(3)选择与读出对象的存储单元连接的字线。选择线选择电路(2)及列选择电路(5)包含同时且独立地实施选择操作的第一和第二选择部。第一选择部为了选择读出对象的存储单元，选择第一主位线对和选择线。第二选择部为了选择用于基准电压的读出的布线，选择不同于第一主位线对的第二主位线对和选择不同于读出对象的存储单元的扇区的选择线。
-
公开(公告)号：CN103620687A
公开(公告)日：2014-03-05
申请号：CN201280030947.6
申请日：2012-09-05
Applicant: 松下电器产业株式会社
IPC: G11C11/413
CPC classification number: G11C11/417 , G11C11/413 , G11C11/419
Abstract: 由串联在第一电源和第二电源之间的第一P型MOS晶体管(MP1)和第二P型MOS晶体管(MP2)构成每一列上的存储单元电源电路(20)，存储单元电源输出第一P型MOS晶体管(MP1)和第二P型MOS晶体管(MP2)的接点电压。基于列选择信号和写入控制信号生成的控制信号输入第一P型MOS晶体管(MP1)的栅极端子，输入第一P型MOS晶体管(MP1)的栅极端子的信号的反相信号输入第二P型MOS晶体管(MP2)的栅极端子。
-
Patent Agency Ranking
公开(公告)号：CN1269139C
公开(公告)日：2006-08-09
申请号：CN03122418.0
申请日：2003-04-25
Applicant: 松下电器产业株式会社
IPC: G11C17/18 , G11C11/413
CPC classification number: G11C7/22 , G11C8/08 , G11C17/12 , G11C2207/2281
Abstract: 提供一种半导体存储器，通过消除由存储单元的截止泄漏电流平稳地产生的位线的电流，可增加每根位线的存储单元数，实现存储单元阵列的大规模化，减小芯片面积。为此，设置源极线电位控制电路，具有“非”门根据选择字线的行选信号来选择性地设定源极线的电位为接地电位；源极电位控制电路将由行选信号变为非选择的存储单元上连接的源极线的电位设定为与由行选信号选择出的存储单元上连接的源极线的电位不同的电位，使得上述变为非选择的存储单元中包含的晶体管的截止泄漏电流减少。由此，缩小构成非选择的存储单元的晶体管的源极和连接之间的电位差，消除泄漏电流。
-
公开(公告)号：CN1677820A
公开(公告)日：2005-10-05
申请号：CN200510062664.1
申请日：2005-03-31
Applicant: 松下电器产业株式会社
IPC: H02M3/07
CPC classification number: H02M3/073 , H02M2003/075 , H02M2003/077
Abstract: 本发明公开了一种基于多相时钟进行操作的升压电路。振荡电路(10)输出相位不同的振荡时钟(100)，以及四相时钟产生电路(20)基于振荡时钟(100)之间的相位差，产生四相时钟(200)。四相时钟传送控制电路(50)根据信号CP_EN来控制是否传送所述四相时钟(200)，以及激励电路(60)基于传送的四相时钟，产生一升压电压。四相时钟(200)中包括的时钟之间的延迟时间周期Tos是基于所述振荡时钟(100)之间的相位差来产生的，以及因此总是与振荡时钟(100)的周期(Tosc)成正比例关系。因而，即使周期(Tosc)由于操作条件而改变，以及因此可以唯一地确定电荷传送时间周期(Ttr)。
-
公开(公告)号：CN1427544A
公开(公告)日：2003-07-02
申请号：CN02156091.9
申请日：2002-12-16
Applicant: 松下电器产业株式会社
CPC classification number: H02M3/073 , H02M2003/075
Abstract: 一种放大电路，用于不挥发性半导体存储器或集成电路。它即像是在使用低电压电源而使放大时钟信号的振幅变小时，也确保正常的放大操作而维持电流的供应能力。在放大元件14内配置电压复原电路4，它从设置在放大电路14上的复原端子R接收栅极电压复原信号。该复原信号，放大电压从高电压向低电压骤然变迁的时候，或者是电源瞬时停止后再起动时被激活。电压复原电路4，在上述栅极电压复原信号处于激活状态时，将电荷传送晶体管M1的栅极端子接地，将电荷传送晶体管M1的栅极电位Vg复原到接地电位Vss。因此，即使是开关晶体管M2常处于切断状态，可防止电荷传送晶体管M1栅极上高电压残存的原因的放大操作的不适合。
-
公开(公告)号：CN1340198A
公开(公告)日：2002-03-13
申请号：CN00803559.8
申请日：2000-12-07
Applicant: 松下电器产业株式会社
Inventor： 小岛诚
IPC: G11C16/28
Abstract: 一种半导体存储设备,其包括:具有输入节点9a和9b的差分检测放大器,一信息读取部分,基准部分,控制部分。信息读取部分包括:一连接于所述第一输入节点的主位线;一选通门;一通过该选通门连接于该主位线的次位线;一连接于该次位线并根据一字线上的电压选择性地被激活的存储单元;一用于将输入节点9a和主位线预充电为供应电压的预充电部分;一用于将次位线重置到地电压的重置部分。该控制部分控制预充电部分、重置部分和选通门,使得在预充电第一输入节点和主位线为供应电压且次位线被重置到地电压后,在输入节点9a和主位线预充电的部分电荷被重新分配到次位线。
-
公开(公告)号：CN1297566A
公开(公告)日：2001-05-30
申请号：CN99805064.4
申请日：1999-04-20
Applicant: 松下电器产业株式会社
IPC: G11C11/407
CPC classification number: G11C8/14 , G11C8/12 , G11C11/4087
Abstract: 一种半导体存储装置,设置各自带有分层型字线构成的4个存储组(10—13)。在各存储组中在固定了主字线的选择的情况下可以改变激活的副字线及列选择线,在特定的模式通过上述控制分组(PKT)被指定时模式判定器(15)在固定了每个存储组的主字改变使能(MEN0—3)信号的逻辑电平的情况下生成每个存储组的副字改变使能(SEN0—3)信号及每个存储组的列改变使能(CEN0—3)信号的各自的上升沿。由此提高了各存储组的行存取速度。
-
-
-
-
-
-
-
-
Search Results
19
records
(took 0.03 seconds)
