公开(公告)号：CN113555313A

公开(公告)日：2021-10-26

申请号：CN202110348142.7

申请日：2021-03-31

Applicant: 台湾积体电路制造股份有限公司

Inventor： 杨士亿 ,  詹佑晨 ,  卢孟珮 ,  黄心岩 ,  李明翰 ,  眭晓林

IPC: H01L21/768

Abstract: 本发明一些实施例关于集成芯片，其包括下侧内连线介电层，配置于基板上。内连线线路，配置于下侧内连线介电层上；以及第一内连线介电层，配置于内连线线路的外侧侧壁周围。含石墨烯的保护衬垫层，直接配置于内连线线路的外侧侧壁与内连线线路的上表面上。集成芯片还包括第一蚀刻停止层，直接配置于第一内连线介电层的上表面上；以及第二内连线介电层，配置于第一内连线介电层与内连线线路上。此外，内连线通孔延伸穿过第二内连线介电层、直接配置于保护衬垫层上、并电性耦接至内连线线路。

公开(公告)号：CN113270362A

公开(公告)日：2021-08-17

申请号：CN202110156298.5

申请日：2021-02-04

Applicant: 台湾积体电路制造股份有限公司

Inventor： 傅世刚 ,  李明翰 ,  眭晓林

IPC: H01L21/768 ,  H01L23/528

Abstract: 本公开提供了一种半导体结构的形成方法。半导体结构的形成方法包括提供具有基板的装置、在基板上方的第一介电层以及在第一介电层之上的第一导电部件，第一导电部件包括第一金属，上述第一金属为贵金属。此方法还包括在第一介电层上方沉积第二介电层并至少覆盖第一导电部件的侧壁；以及蚀刻第二介电层以形成沟槽；并在沟槽中形成第二导电部件。第二导电部件包括与第一金属不同的第二金属。

公开(公告)号：CN113178429A

公开(公告)日：2021-07-27

申请号：CN202011431430.0

申请日：2020-12-07

Applicant: 台湾积体电路制造股份有限公司

Inventor： 陈欣苹 ,  李明翰 ,  眭晓林

IPC: H01L23/538 ,  H01L27/088 ,  H01L21/768 ,  H01L21/8234

Abstract: 一种半导体结构，包括具有正面和背面的第一衬底和具有正面和背面的第二衬底，其中，第二衬底的背面连接至第一衬底的背面。该结构还包括位于第二衬底的正面上方的器件层；穿过第二衬底中的半导体层的第一导体；以及将第一导体连接至器件层中的导电部件的导电连接。本申请的实施例还涉及形成半导体结构的方法。

公开(公告)号：CN113097176A

公开(公告)日：2021-07-09

申请号：CN202011407727.3

申请日：2020-12-04

Applicant: 台湾积体电路制造股份有限公司

Inventor： 傅世刚 ,  李明翰 ,  眭晓林

IPC: H01L23/528 ,  H01L23/532 ,  H01L21/768

Abstract: 本公开实施例提供一种半导体装置。半导体装置包括介电层及接点结构，介电层位于基板上，接点结构埋置于介电层中。接点结构包括扩散阻挡层以接触介电层，且扩散阻挡层包括含钛合金。导电结构还包括衬垫层于扩散阻挡层上，且衬垫层包括贵金属。接点结构还包括导电插塞于衬垫层上。

公开(公告)号：CN106558542B

公开(公告)日：2019-09-06

申请号：CN201610620077.8

申请日：2016-08-01

Applicant: 台湾积体电路制造股份有限公司

Inventor： 傅世刚 ,  吴宪昌 ,  苏莉玲 ,  李明翰 ,  眭晓林

IPC: H01L21/82 ,  H01L21/768 ,  H01L23/485

Abstract: 在制造半导体器件的方法中，在衬底上方形成介电层。在第一层间介电层中形成第一图案和第二图案。第一图案的宽度大于第二图案的宽度。在第一图案和第二图案中形成第一金属层。在第一图案中形成第二金属层。对第一和第二金属层实施平坦化操作以便形成通过第一图案的第一金属布线和通过第二图案的第二金属布线。第一金属层的金属材料不同于第二金属层的金属材料。第一金属布线包括第一和第二金属层并且第二金属布线包括第一金属层但不包括第二金属层。本发明的实施例还涉及半导体器件。

公开(公告)号：CN106558535A

公开(公告)日：2017-04-05

申请号：CN201510859341.9

申请日：2015-11-30

Applicant: 台湾积体电路制造股份有限公司

Inventor： 杨士亿 ,  李明翰 ,  眭晓林 ,  郭子骏

IPC: H01L21/768 ,  H01L21/324

Abstract: 本发明涉及形成金属互连件的方法。具体的，本发明揭示一种制造半导体装置的方法。所述方法包含在衬底上形成第一传导特征，在所述第一传导特征上形成介电层，在所述介电层中形成通路沟槽，在所述通路沟槽中形成第一势垒层。因此，所述第一势垒具有安置于所述介电层上的第一部分和安置于所述第一传导特征上的第二部分，应用热处理以将所述势垒层的所述第一部分转换到第二势垒层，且在将所述第二势垒层的一部分安置在所述介电层上时暴露所述通路沟槽中的所述第一传导特征。

公开(公告)号：CN106469674A

公开(公告)日：2017-03-01

申请号：CN201510847989.4

申请日：2015-11-27

Applicant: 台湾积体电路制造股份有限公司

Inventor： 彭兆贤 ,  吕志伟 ,  李明翰 ,  眭晓林

IPC: H01L21/768

CPC classification number: H01L23/528 ,  H01L21/76808 ,  H01L21/76816 ,  H01L21/76843 ,  H01L21/76844 ,  H01L21/76856 ,  H01L21/76862 ,  H01L21/76865 ,  H01L21/76877 ,  H01L21/76879 ,  H01L23/5226 ,  H01L23/53233 ,  H01L23/53238 ,  H01L21/76807

Abstract: 本发明涉及形成金属互连的方法。具体而言，本发明揭示一种制造半导体装置的方法。所述方法包含在衬底上方形成介电层，在所述介电层中形成渠道，在所述渠道中形成第一阻障层。所述第一阻障层具有沿着所述渠道的侧壁安置的第一部分和安置在所述渠道的底部上方的第二部分。所述方法还包含应用非等向性等离子处理以将所述第一阻障层的所述第二部分转化成第二阻障层，在沿着所述渠道的侧壁安置所述第一阻障层的所述第一部分时移除所述第二阻障层。所述方法还包含在所述渠道中形成导电特征。

公开(公告)号：CN105280616A

公开(公告)日：2016-01-27

申请号：CN201410803165.2

申请日：2014-12-22

Applicant: 台湾积体电路制造股份有限公司

Inventor： 杨士亿 ,  李香寰 ,  李明翰 ,  田希文 ,  眭晓林

IPC: H01L23/538 ,  H01L21/768

CPC classification number: H01L21/7682 ,  H01L21/02118 ,  H01L21/02345 ,  H01L21/31058 ,  H01L21/311 ,  H01L21/31133 ,  H01L21/76802 ,  H01L21/76828 ,  H01L21/76829 ,  H01L21/76834 ,  H01L21/76835 ,  H01L21/7684 ,  H01L21/76843 ,  H01L21/76879 ,  H01L23/5222 ,  H01L23/53228 ,  H01L23/5329 ,  H01L23/53295 ,  H01L23/5384 ,  H01L2924/06

Abstract: 本发明提供了一种互连结构和方法。一种器件，包括：第一导电线，位于介电层上方的第一金属层中，其中，第一导电线在三个侧面被第一聚合物层包裹，并且第一导电线和介电层通过第一聚合物层的底部隔离；第二导电线，位于介电层上方，其中，第二导电线在三个侧面被第二聚合物层包裹，并且第二导电线和介电层被第二聚合物层的底部隔离；以及气隙，位于第一导电线和第二导电线之间。

公开(公告)号：CN103996651A

公开(公告)日：2014-08-20

申请号：CN201310182466.3

申请日：2013-05-16

Applicant: 台湾积体电路制造股份有限公司

Inventor： 杨士亿 ,  李明翰 ,  李香寰 ,  吴宪昌

IPC: H01L21/768 ,  H01L23/532

CPC classification number: H01L23/53276 ,  H01L21/28556 ,  H01L21/76838 ,  H01L21/76843 ,  H01L21/76876 ,  H01L21/76879 ,  H01L23/5226 ,  H01L23/528 ,  H01L23/5328 ,  H01L2221/1094 ,  H01L2924/0002 ,  Y10S977/734 ,  H01L2924/00

Abstract: 本发明公开了一种半导体器件及其制造方法。在一个实施例中，制造半导体器件的方法包括：提供包括形成在第一绝缘材料中的导电部件和设置在第一绝缘材料上方的第二绝缘材料的工件。第二绝缘材料具有在导电部件上方的开口。该方法包括：在第二导电材料中的开口内的导电部件的暴露顶面上方形成基于石墨烯的导电层，并且在第二绝缘材料中的开口的侧壁上方形成基于碳的粘合层。在图案化第二绝缘材料中的基于石墨烯的导电层和基于碳的粘合层上方形成碳纳米管（CNT）。

公开(公告)号：CN115101493A

公开(公告)日：2022-09-23

申请号：CN202210523139.9

申请日：2022-05-13

Applicant: 台湾积体电路制造股份有限公司

Inventor： 洪汉堂 ,  杨士亿 ,  李明翰 ,  眭晓林

IPC: H01L23/48 ,  H01L23/538

Abstract: 本公开实施例提供一种半导体封装体。在一个实施例中，半导体封装包括具有第一电路设计的第一集成电路晶粒，且第一集成电路晶粒包括第一装置层和第一内连线结构。半导体封装体亦包括第二集成电路晶粒，具有不同于第一电路设计的第二电路设计，且第二集成电路晶粒包括第二装置层和第二内连线结构，第二内连线结构具有与第一装置层接触的第一侧以及与第一集成电路晶粒的第一内连线结构直接接触的第二侧。半导体封装体还包括基底，具有接合到第一内连线结构的第一侧，其中第二集成电路晶粒被基底的至少一部分围绕。