-
公开(公告)号:CN102473362B
公开(公告)日:2013-06-05
申请号:CN201080029906.6
申请日:2010-03-16
Applicant: 夏普株式会社
IPC: G09F9/00 , G02F1/1368 , G09F9/30 , H01L21/336 , H01L29/786
CPC classification number: H01L29/7869 , G02F1/1368 , H01L27/1225 , H01L27/124 , H01L27/1248 , H01L29/42384
Abstract: 包括如下工序:在基板(10)上形成栅极电极(11a)和第一配线的工序;形成在与第一配线重叠的位置具有接触孔的栅极绝缘膜(12a)的工序;形成以与栅极电极(11a)重叠并且相互分离的方式分别设置的源极电极(13a)和漏极电极(13b)、以及通过栅极绝缘膜(12a)的接触孔与第一配线连接的第二配线的工序;在将氧化物半导体膜(14)和第二绝缘膜(15)依次形成之后,对该第二绝缘膜(15)进行图案化而形成层间绝缘膜(15a)的工序;和将从层间绝缘膜(15a)露出的氧化物半导体膜(14)低电阻化而形成像素电极(14b)的工序。
-
公开(公告)号:CN102696112A
公开(公告)日:2012-09-26
申请号:CN201080058007.9
申请日:2010-08-23
Applicant: 夏普株式会社
IPC: H01L29/786 , G02F1/1368 , G09F9/30 , H01L21/336
CPC classification number: H01L27/1225 , G02F1/136213 , G02F1/1368 , G02F2001/13606 , G02F2001/136231 , G02F2001/136236 , G02F2201/501 , H01L27/1248 , H01L27/1288
Abstract: 呈矩阵状设置的多个像素电极(P);和分别与各像素电极(P)连接的多个TFT(5),各TFT(5)具有:设置于绝缘基板的栅极电极(11a);以覆盖栅极电极(11a)的方式设置的栅极绝缘膜(12a);以在栅极绝缘膜(12a)上与栅极电极(11a)重叠的方式设置的氧化物半导体层(13a);和以互相对峙的方式设置、且分别与氧化物半导体层(13a)连接的源极电极(17a)和漏极电极(17b),在源极电极(17a)和漏极电极(17b)与氧化物半导体层(13a)之间,以覆盖氧化物半导体层(13a)的方式设置有保护绝缘膜(14a)。
-
公开(公告)号:CN102473727A
公开(公告)日:2012-05-23
申请号:CN201080029375.0
申请日:2010-03-10
Applicant: 夏普株式会社
IPC: H01L29/786 , G02F1/1368
CPC classification number: H01L29/22 , G02F1/1368 , G02F2202/10 , H01L21/02554 , H01L21/02565 , H01L21/02631 , H01L29/45 , H01L29/4908 , H01L29/66742 , H01L29/66969 , H01L29/7869
Abstract: 本发明提供能够实现具有稳定的晶体管特性的薄膜晶体管的氧化物半导体、具有包含该氧化物半导体的沟道层的薄膜晶体管及其制造方法和包括该薄膜晶体管的显示装置。本发明的氧化物半导体是薄膜晶体管用的氧化物半导体,上述氧化物半导体包含铟、镓、锌和氧作为构成原子,当将化学计量的状态按原子单位设为100%时,上述氧化物半导体的氧含量是87~95%。
-
-
公开(公告)号:CN108780946B
公开(公告)日:2021-01-15
申请号:CN201780016590.9
申请日:2017-03-10
Applicant: 夏普株式会社
Abstract: 扫描天线具备:具有多个贴片电极(15)的TFT基板;具有狭缝电极(55)的狭缝基板;以及设置在TFT基板与狭缝基板之间的液晶层,狭缝电极(55)具有与多个贴片电极15对应配置的多个狭缝(57)、和未形成多个狭缝(57)的实心部(56),从基板的法线方向观察时,在多个天线单位的每一个中,贴片电极(15)以沿第一方向横切狭缝(57)的方式配置,且在狭缝(57)的两侧与实心部(56)重叠,从基板的法线方向观察时,在多个天线单位中的至少一部分的天线单位中,实心部(56)的周缘和贴片电极(15)的周缘中的至少一方具有凹部(81、82)或凸部。
-
公开(公告)号:CN104641285B
公开(公告)日:2018-06-15
申请号:CN201380048277.5
申请日:2013-09-13
Applicant: 夏普株式会社
IPC: G02F1/1368 , G02F1/1333 , G02F1/1345 , G09F9/30 , H01L21/336 , H01L29/786
CPC classification number: G02F1/1368 , G02F1/133345 , G02F1/13439 , G02F1/13454 , G02F1/1362 , G02F1/136227 , G02F1/136277 , G02F1/136286 , G02F2001/133388 , H01L27/1225 , H01L29/7869
Abstract: 阵列基板(半导体装置)(11b)具备:配置于显示部(AA)的显示部用TFT(显示部用晶体管)(17);配置于非显示部(NAA)的非显示部用TFT(非显示部用晶体管)(29);配置于非显示部(NAA)并由第二层间绝缘膜(41)形成的上层侧绝缘部(31);和配置于非显示部(NAA)并由第一层间绝缘膜(39)形成且层叠于上层侧绝缘部(31)的下层侧的下层侧绝缘部(30)。
-
公开(公告)号:CN107851407A
公开(公告)日:2018-03-27
申请号:CN201680040399.3
申请日:2016-07-07
Applicant: 夏普株式会社
IPC: G09F9/30 , G02F1/1333 , G02F1/1335 , G02F1/1368 , G09F9/00 , H01L51/50 , H05B33/02 , H05B33/10
CPC classification number: G02F1/136286 , G02F1/1333 , G02F1/1335 , G02F1/133512 , G02F1/134309 , G02F1/136209 , G02F1/1368 , H01L27/1218 , H01L27/1225 , H01L27/124 , H01L27/3272 , H01L27/3276 , H05B33/02 , H05B33/10
Abstract: 减少有源矩阵基板的制造工序数目。一种有源矩阵基板,其具有形成有使光透射过的透光区域、和遮挡光的遮光区域的绝缘基板100,其特征在于,具备:遮光膜201,形成于绝缘基板100上的遮光区域,所述遮光膜在透明的母材含有碳颗粒,且被着色;无机膜202,形成于遮光膜201上;透光膜204,形成于绝缘基板100的透光区域,并在透明的母材含有透明的氧化碳颗粒;栅极线111,设置于无机膜202上;栅极绝缘膜101,其设置于栅极线111上;薄膜晶体管300,以矩阵状设置于栅极绝缘膜101上;以及数据线,在遮光膜201上以与栅极线111交叉的方式设置,并与薄膜晶体管300电连接。
-
公开(公告)号:CN104641285A
公开(公告)日:2015-05-20
申请号:CN201380048277.5
申请日:2013-09-13
Applicant: 夏普株式会社
IPC: G02F1/1368 , G02F1/1333 , G02F1/1345 , G09F9/30 , H01L21/336 , H01L29/786
CPC classification number: G02F1/1368 , G02F1/133345 , G02F1/13439 , G02F1/13454 , G02F1/1362 , G02F1/136227 , G02F1/136277 , G02F1/136286 , G02F2001/133388 , H01L27/1225 , H01L29/7869
Abstract: 阵列基板(半导体装置)(11b)具备:配置于显示部(AA)的显示部用TFT(显示部用晶体管)(17);配置于非显示部(NAA)的非显示部用TFT(非显示部用晶体管)(29);配置于非显示部(NAA)并由第二层间绝缘膜(41)形成的上层侧绝缘部(31);和配置于非显示部(NAA)并由第一层间绝缘膜(39)形成且层叠于上层侧绝缘部(31)的下层侧的下层侧绝缘部(30)。
-
公开(公告)号:CN100559606C
公开(公告)日:2009-11-11
申请号:CN03141272.6
申请日:2003-06-03
Applicant: 夏普株式会社
CPC classification number: G09G3/367 , G02F1/1365 , G09G3/3208 , G09G2300/0885 , H01L27/124 , H01L27/3244 , H01L51/5203
Abstract: 本发明提供比一种现有方式更简便的方法制造得到的有源矩阵型显示装置,其解决手段如下:显示装置(100)具有:多个第一电极(11)、和各自经至少一个双向二端子元件(12)与多个第一电极的任一个电连接的多个像素电极(14)、和多个第二电极(17)、和在多个像素电极(14)和多个第二电极(17)之间设置的显示媒体层。第一电极(11)具有在与像素电极(14)重叠的区域的至少一部分上形成开口部(11a)的电极层(11b),据此抑制因寄生电容引起的显示品质的下降。
-
公开(公告)号:CN100369267C
公开(公告)日:2008-02-13
申请号:CN03811609.X
申请日:2003-03-26
IPC: H01L29/786 , H01L29/812
CPC classification number: H01L29/7869 , H01L29/4908 , H01L2924/0002 , H01L2924/00
Abstract: 在底栅型的MOSFET(1)中,用无定形的氧化铝形成相对于由氧化锌构成的作为上述半导体层的沟道层(5)的栅绝缘层(4)。通过形成如此的结构,在沟道层(5)和栅绝缘层(4)的界面的缺陷能级被降低,能够得到与用结晶性叠层膜制作全部叠层膜的半导体装置同等水平的性能。另外,如此的方法,也能够用于顶栅型的MOSFET等,通用性也高。
-
-
-
-
-
-
-
-
-