公开(公告)号：CN105580139A

公开(公告)日：2016-05-11

申请号：CN201480052481.9

申请日：2014-09-22

Applicant: 丰田自动车株式会社 ,  株式会社电装

Inventor： 斋藤顺 ,  青井佐智子 ,  渡边行彦 ,  山本敏雅

IPC: H01L29/06 ,  H01L29/78 ,  H01L29/739

CPC classification number: H01L29/0634 ,  H01L29/0623 ,  H01L29/0661 ,  H01L29/1095 ,  H01L29/4236 ,  H01L29/42368 ,  H01L29/7397 ,  H01L29/7811 ,  H01L29/7813

Abstract: 一种半导体装置(10)，包括半导体基板(11)。该半导体基板的元件区域(12)包括具有第一导电类型的第一体区域(36a)，具有第二导电类型的第一漂移区(32a)，以及多个第一浮动区域(34)，各所述第一浮动区域具有所述第一导电类型。终端区域包括具有所述第二导电类型的第二漂移区(32b)，以及多个第二浮动区域(37)，各所述第二浮动区域具有所述第一导电类型。各所述第二浮动区域被所述第二漂移区所围绕。当第一漂移区的中心的深度被看作参考深度时，至少一个第二浮动区域被配置成比每个第一浮动区域更接近于所述参考深度。

公开(公告)号：CN104969348A

公开(公告)日：2015-10-07

申请号：CN201380071969.1

申请日：2013-12-19

Applicant: 株式会社电装 ,  丰田自动车株式会社

Inventor： 森野友生 ,  水野祥司 ,  竹内有一 ,  添野明高 ,  渡边行彦

IPC: H01L27/04 ,  H01L21/76 ,  H01L29/12 ,  H01L29/78

CPC classification number: H01L29/1608 ,  H01L21/761 ,  H01L27/088 ,  H01L29/0615 ,  H01L29/0642 ,  H01L29/1095 ,  H01L29/66068 ,  H01L29/7813 ,  H01L29/7815

Abstract: 碳化硅半导体装置具备元件分离层(14)和电场缓和层(15)。元件分离层在主单元区域(Rm)与感测单元区域(Rs)之间，从基极区域(3)的表面形成至比所述基极区域更深，分离为所述主单元区域侧和所述感测单元区域侧。电场缓和层从所述基极区域的底部形成至比所述元件分离层更深的位置。所述电场缓和层被分离为所述主单元区域侧和所述感测单元区域侧，在所述电场缓和层的分离部分的内侧配置有所述元件分离层的至少一部分。

公开(公告)号：CN102299180B

公开(公告)日：2014-03-05

申请号：CN201110175094.2

申请日：2011-06-22

Applicant: 株式会社电装 ,  丰田自动车株式会社

Inventor： 山本建策 ,  铃木巨裕 ,  高谷秀史 ,  杉本雅裕 ,  森本淳 ,  副岛成雅 ,  石川刚 ,  渡边行彦

IPC: H01L29/78 ,  H01L29/06 ,  H01L21/04

CPC classification number: H01L29/7813 ,  H01L29/0619 ,  H01L29/0661 ,  H01L29/0878 ,  H01L29/1095 ,  H01L29/1608 ,  H01L29/407 ,  H01L29/66068 ,  H01L29/7397 ,  H01L29/7811 ,  H01L29/8613

Abstract: 本发明涉及一种半导体器件，包括：半导体衬底(4)和电场末端部(13)。半导体衬底(4)包括衬底(1)、设置在所述衬底(1)的表面上的漂移层(2)以及设置在所述漂移层(2)的表面上的基极层(3)。所述半导体衬底(4)被划分为其中设置有半导体元件的单元区和包围所述单元区的外围区。基极部分(3)具有位于贯穿所述单元区和所述外围区的同一平面上的底面，并且提供位于所述外围区中的电场缓和层(3a)。所述电场末端部(13)包围所述电场缓和层(3a)的一部分和所述单元区，并且从所述电场缓和层(3a)的表面穿透所述电场缓和层(3a)到达所述漂移层(2)。

公开(公告)号：CN102760768A

公开(公告)日：2012-10-31

申请号：CN201210128717.5

申请日：2012-04-27

Applicant: 株式会社电装 ,  丰田自动车株式会社

Inventor： 渡边弘纪 ,  宫原真一朗 ,  杉本雅裕 ,  高谷秀史 ,  渡边行彦 ,  副岛成雅 ,  石川刚

IPC: H01L29/78 ,  H01L29/423 ,  H01L29/06 ,  H01L21/04

CPC classification number: H01L29/7813 ,  H01L29/045 ,  H01L29/0634 ,  H01L29/1095 ,  H01L29/1608 ,  H01L29/66068 ,  H01L29/7397

Abstract: 一种SiC半导体器件包括：SiC衬底(1，2)，其包括第一或第二导电类型层(1)和第一导电类型漂移层(2)，并且包括具有偏移方向的主表面；沟槽(6)，其设置在所述漂移层上并且具有纵向方向；以及栅极电极(9)，其经由栅极绝缘膜(8)设置在所述沟槽中。所述沟槽的侧壁提供沟道形成表面。所述垂直半导体器件根据施加至所述栅极电极的栅极电压而使电流沿所述沟槽的所述沟道形成表面流动。所述SiC衬底的所述偏移方向垂直于所述沟槽的所述纵向方向。

公开(公告)号：CN102386100A

公开(公告)日：2012-03-21

申请号：CN201110259637.9

申请日：2011-08-30

Applicant: 株式会社电装 ,  丰田自动车株式会社

Inventor： 远藤刚 ,  宫原真一朗 ,  森野友生 ,  小西正树 ,  藤原广和 ,  森本淳 ,  石川刚 ,  胜野高志 ,  渡边行彦

IPC: H01L21/336 ,  H01L21/283

CPC classification number: H01L29/7813 ,  H01L21/30604 ,  H01L21/3065 ,  H01L29/1608 ,  H01L29/4236 ,  H01L29/66068

Abstract: 一种制造半导体器件的方法，包括：在衬底(1)上形成漂移层(2)；在漂移层(2)上形成基极层(3)；形成沟槽(6)以穿透所述基极层(3)，并到达所述漂移层(2)；修圆沟槽(6)的肩部角落和底部角落；利用有机膜(21)覆盖所述沟槽(6)的内壁；向基极层(3)的表面部分注入杂质；通过激活所注入的杂质来形成源极区(4)；以及在形成所述源极区(4)之后去除所述有机膜(21)。衬底(1)、漂移层(2)、基极层(3)和源极区(4)由碳化硅制成，在沟槽(6)被有机膜(21)覆盖的情况下执行杂质的注入和激活。

公开(公告)号：CN102339863A

公开(公告)日：2012-02-01

申请号：CN201110206210.2

申请日：2011-07-15

Applicant: 株式会社电装 ,  丰田自动车株式会社

Inventor： 宫原真一朗 ,  高谷秀史 ,  杉本雅裕 ,  森本淳 ,  渡边行彦

IPC: H01L29/78

CPC classification number: H01L29/7813 ,  H01L29/0696 ,  H01L29/0878 ,  H01L29/1095 ,  H01L29/1608 ,  H01L29/66068 ,  H01L29/7397 ,  H01L29/7828

Abstract: 一种SiC半导体装置，包括：反转型MOSFET，所述MOSFET包括：基底(1)；基底上的漂移层(2)和基极区(3)；基极区上的基极接触层(5)和源极区(4)；多个沟槽(6)，具有在第一方向上的纵向方向，沟槽(6)穿透所述源极区和所述基极区；经由栅极绝缘膜(8)处于每个沟槽中的栅极电极(9)；中间层绝缘膜(12)，覆盖所述栅极电极并具有接触孔(12a)，所述源极区和所述基极接触层通过所述接触孔(12a)得到暴露；源极电极(11)，通过所述接触孔与所述源极区和所述基极区电耦合；以及所述基底上的漏极电极(13)。源极区和基极接触层沿垂直于第一方向的第二方向延伸，并且沿第一方向交替布置。接触孔具有在所述第一方向上的纵向方向。

公开(公告)号：CN111463277B

公开(公告)日：2023-12-19

申请号：CN202010050572.6

申请日：2020-01-17

Applicant: 株式会社电装

Inventor： 登尾正人 ,  斋藤顺 ,  渡边行彦

IPC: H01L29/78 ,  H01L29/423

Abstract: 一种半导体器件包括倒置型半导体元件，该倒置型半导体元件包括：半导体衬底(1)；形成于半导体衬底上的第一导电类型层(2)；形成于第一导电类型层上并包括线性形状部分的电场阻挡层(4)；形成于第一导电类型层上并具有线性形状部分的JFET(3)部分；形成于电场阻挡层和JFET部分上的电流分散层(5)；形成于电场阻挡层和JFET部分上的深层(7)；形成于电流分散层和深层上的基区(6)；形成于基区上的源区(8)；包括栅极沟槽(11)、栅极绝缘膜(12)和栅电极缘(14)；源电极(15)；以及形成于半导体衬底的背表面侧上的漏电极(16)。(13)并布置成条形形状的沟槽栅极结构；层间绝

公开(公告)号：CN114072922B

公开(公告)日：2023-08-15

申请号：CN202080049387.3

申请日：2020-03-24

Applicant: 株式会社电装

Inventor： 高谷秀史 ,  竹内有一 ,  渡边行彦

IPC: H01L29/06 ,  H01L29/78 ,  H01L29/12 ,  H01L21/336

Abstract: 半导体装置(1)的半导体衬底(10)的终端区域(102)具有p型的多个保护环(16)和多个第1扩散区域(17)。在对上述半导体衬底进行平面观察时，与上述多个保护环的1个对应而配置有上述多个第1扩散区域的1个。在对上述半导体衬底进行平面观察时，上述多个保护环分别位于对应的上述第1扩散区域内。上述多个保护环各自的宽度比对应的上述第1扩散区域的宽度小。

公开(公告)号：CN115088080A

公开(公告)日：2022-09-20

申请号：CN201980102660.1

申请日：2019-12-03

Applicant: 株式会社电装

Inventor： 斋藤顺 ,  片冈惠太 ,  山下侑佑 ,  渡边行彦 ,  朽木克博 ,  阴泳信

IPC: H01L29/78 ,  H01L29/06

Abstract: 一种半导体装置，外周区域具有p型的多个表面耐压区域和配置在比上述多个表面耐压区域靠下侧的p型的多个深部耐压区域。将内周侧表面耐压区域与外周侧表面耐压区域之间的间隔的宽度设为Ws(m)，将上述内周侧表面耐压区域与上述外周侧表面耐压区域之间的表面间隔区域的n型杂质浓度设为Ns(m－3)，将位于上述表面耐压区域与上述深部耐压区域之间的深度范围内的漂移区域的n型杂质浓度设为Nv(m－3)，将上述内周侧表面耐压区域与特定深部耐压区域之间的间隔的宽度设为W v1(m)，将上述外周侧表面耐压区域与特定深部耐压区域之间的间隔的宽度设为Wv2(m)时，满足Nv(Wv1+Wv2)2＜Ns·Ws2的关系。

公开(公告)号：CN110226235B

公开(公告)日：2022-05-03

申请号：CN201880008427.2

申请日：2018-01-17

Applicant: 株式会社电装

Inventor： 竹内有一 ,  铃木优 ,  杉本雅裕 ,  渡边行彦

IPC: H01L29/78 ,  H01L21/336 ,  H01L21/76 ,  H01L29/06 ,  H01L29/12

Abstract: 具备元件分离层(14)以将主单元区域(Rm)与感测单元区域(Rs)之间电分离，在元件分离层(14)的底部具备电场缓和层(15)以缓和电场集中。此外，将电场缓和层(15)以直线状构成，将相邻的电场缓和层(15)以与相邻的p型深层(5)的间隔(Wd)相同的间隔形成，抑制电场的进入。进而，在从主单元区域(Rm)侧突出的电场缓和层(15)与从感测单元区域(Rs)侧突出的电场缓和层(15)之间，也使两者的间隔(Wp)为相邻的p型深层(5)的间隔(Wd)以下，抑制电场的进入。