-
公开(公告)号：CN101814508B
公开(公告)日：2015-04-29
申请号：CN201010126199.4
申请日：2010-02-25
Applicant: 三星电子株式会社
IPC: H01L27/115
CPC classification number: H01L27/0207 , H01L27/11565 , H01L27/11578 , H01L27/11582 , H01L29/7926
Abstract: 本发明提供一种具有选择晶体管的集成电路存储器器件。在该半导体存储器器件中，下选择栅控制第一沟道区和第二沟道区，所述第一沟道区限定在半导体衬底处，所述第二沟道区限定在半导体衬底上设置的有源图案的下部处。第一沟道区的第一阈值电压与第二沟道区的第二阈值电压不同。
-
公开(公告)号：CN102110690B
公开(公告)日：2015-04-01
申请号：CN201010551986.3
申请日：2010-11-17
Applicant: 三星电子株式会社
IPC: H01L27/105 , H01L23/528
CPC classification number: H01L21/02365 , H01L21/02697 , H01L27/11565 , H01L27/11575 , H01L27/11578 , H01L27/11582
Abstract: 本发明提供了一种三维半导体存储装置。所述三维半导体存储装置包括具有单元阵列区域的基底，所述单元阵列区域包括一对子单元区域和设置在所述一对子单元区域之间的捆绑区域。多个子栅极顺次堆叠在每个子单元区域内的基底上，互连件分别电连接到延伸进入捆绑区域的堆叠的子栅极的延伸部。互连件中的每一个分别电连接到位于相同高度并设置在所述一对子单元区域内的子栅极的延伸部。
-
公开(公告)号：CN118785713A
公开(公告)日：2024-10-15
申请号：CN202410333448.9
申请日：2024-03-21
Applicant: 三星电子株式会社
Abstract: 一种半导体器件包括：第一半导体结构，包括第一衬底、以及在第一衬底上的下接合结构；以及第二半导体结构，包括第二衬底、以及接合到下接合结构的上接合结构。第二半导体结构还包括在第二衬底上的过孔图案、包括与第二衬底的材料不同的材料的源极接触焊盘、电连接到源极接触焊盘的源极接触插塞、在源极接触焊盘上的源极接触过孔、以及将过孔图案电连接到源极接触插塞的互连线。过孔图案的下表面比源极接触过孔的下表面更远离第一衬底，并且第二衬底的上表面比源极接触焊盘的上表面更远离第一衬底。
-
公开(公告)号：CN118076109A
公开(公告)日：2024-05-24
申请号：CN202311585160.2
申请日：2023-11-24
Applicant: 三星电子株式会社
Abstract: 提供了一种半导体装置。所述半导体装置包括：栅电极结构，包括第一栅电极至第四栅电极；第一存储器沟道结构，延伸穿过第一栅电极至第三栅电极；第二存储器沟道结构，接触第一存储器沟道结构的上表面并且延伸穿过第四栅电极；以及第一接触插塞，包括部分地延伸穿过栅电极结构的下部和在下部的上表面上并接触下部的上表面的上部。第一接触插塞的下部具有变化的宽度，并且第一接触插塞的上部具有从其底部朝向顶部逐渐增加的宽度。第一接触插塞的下部延伸穿过第一栅电极、第二栅电极和第三栅电极，与第一栅电极和第二栅电极电绝缘，并且电连接到第三栅电极。
-
公开(公告)号：CN114944398A
公开(公告)日：2022-08-26
申请号：CN202210123517.4
申请日：2022-02-09
Applicant: 三星电子株式会社
IPC: H01L27/1157 , H01L27/11575 , H01L27/11582
Abstract: 一种半导体器件，包括：图案结构上的存储单元阵列区和阶梯区；堆叠结构，包括在竖直方向上交替地堆叠的绝缘层和具有栅焊盘的栅层；分离结构，穿透所述堆叠结构并且接触所述图案结构；存储竖直结构，穿透所述堆叠结构并且接触所述图案结构；支撑竖直结构，穿透所述堆叠结构并且接触所述图案结构；栅接触插塞，设置在所述栅焊盘上；以及外围接触插塞，与所述栅层间隔开，其中，所述存储竖直结构的上表面在第一高度处，所述外围接触插塞的上表面在第二高度处，所述分离结构的上表面在第三高度处，并且所述栅接触插塞的上表面在第四高度处。
-
Patent Agency Ranking
公开(公告)号：CN114843279A
公开(公告)日：2022-08-02
申请号：CN202210094232.2
申请日：2022-01-26
Applicant: 三星电子株式会社
IPC: H01L27/1157 , H01L23/522 , H01L23/528 , H01L27/11573 , H01L27/11575 , H01L27/11582
Abstract: 公开了集成电路装置和电子系统。该集成电路装置包括：基底结构；栅极堆叠件，其位于基底结构上并且包括彼此间隔开的多个栅电极；第一上绝缘层，其位于栅极堆叠件上；多个沟道结构，其穿透栅极堆叠件，多个沟道结构中的每一个包括从栅极堆叠件突出的相应对准键；第二上绝缘层，其与多个沟道结构中的每一个的相应对准键重叠；顶部支承层，其位于第二上绝缘层上；位线，位于顶部支承层上；以及多个位线接触件，其将多个沟道结构中的相应沟道结构电连接到位线。第一上绝缘层的侧壁包括第一台阶部。
-
公开(公告)号：CN113488480A
公开(公告)日：2021-10-08
申请号：CN202011478012.7
申请日：2020-12-15
Applicant: 三星电子株式会社
IPC: H01L27/11563 , H01L27/11578 , H01L27/11568 , H01L27/11573
Abstract: 一种半导体装置包括：存储器堆叠件，其设置在衬底上，并且包括下栅电极；上栅极堆叠件，其包括串选择线；竖直地延伸的存储器栅极接触件，其设置在下栅电极上；以及竖直地延伸的选择线钉柱，其设置在串选择线上。串选择线包括与下栅电极的材料不同的材料，并且选择线钉柱包括与存储器栅极接触件的材料不同的材料。
-
公开(公告)号：CN112447752A
公开(公告)日：2021-03-05
申请号：CN202010914790.X
申请日：2020-09-03
Applicant: 三星电子株式会社
IPC: H01L27/11563 , H01L27/11568 , H01L27/11582
Abstract: 竖直存储器装置包括在衬底上竖直地延伸的沟道。电荷存储结构设置在沟道的侧壁上。栅电极竖直地彼此间隔开，并围绕电荷存储结构。第一绝缘图案包括栅电极之间的气隙。电荷存储结构包括水平地顺序地堆叠的隧道绝缘层、电荷俘获图案和第一阻挡图案。电荷存储结构包括竖直地彼此间隔开的电荷俘获图案。电荷俘获图案中的每一个水平地面对栅电极中的一个。电荷俘获图案中的每一个的面对第一阻挡图案的外侧壁在第一方向上的长度小于其面对隧道绝缘层的内侧壁在第一方向上的长度。
-
公开(公告)号：CN107068182B
公开(公告)日：2021-02-05
申请号：CN201611218247.6
申请日：2011-11-16
Applicant: 三星电子株式会社
Abstract: 本发明提供了一种非易失性存储装置、擦除方法及包括该非易失性存储装置的存储系统。所述非易失性存储装置包括衬底和设置在所述衬底上的多个单元串，所述多个单元串中的每个单元串包括在垂直于所述衬底的方向上堆叠的多个单元晶体管，所述擦除方法包括步骤：将接地电压施加到与所述多个单元串的多个接地选择晶体管相连接的接地选择线；将接地电压施加到与所述多个单元串的多个串选择晶体管相连接的多个串选择线；将字线擦除电压施加到与所述多个单元串的多个存储单元相连接的多个字线；将擦除电压施加到所述衬底；响应所述擦除电压的施加来控制所述接地选择线的电压；和响应所述擦除电压的施加来控制所述多个串选择线的电压。
-
公开(公告)号：CN111668230A
公开(公告)日：2020-09-15
申请号：CN201911155026.2
申请日：2019-11-22
Applicant: 三星电子株式会社
IPC: H01L27/1157 , H01L27/11582
Abstract: 公开一种半导体存储器装置。所述半导体存储器装置包括：栅电极，在基底上布置得沿垂直于基底的上表面的第一方向彼此分隔开；上绝缘层，布置在最上面的栅电极上；沟道结构，沿第一方向穿透上绝缘层和栅电极；以及串选择线切割绝缘层，使上绝缘层和最上面的栅电极水平地分离。串选择线切割绝缘层中的每个包括突起，该突起朝向最上面的栅电极突出，并且与第一栅电极位于相同水平上。
-
-
-
-
-
-
-
-
-
Search Results
57
records
(took 0.03 seconds)
