公开(公告)号：CN115968191A

公开(公告)日：2023-04-14

申请号：CN202211225530.7

申请日：2022-10-09

Applicant: 三星电子株式会社

Inventor： 李于晋 ,  文大英 ,  唐昊莹 ,  金兑衡

IPC: H10B10/00

Abstract: 提供双端口静态随机存取存储器(SRAM)单元及设计其的方法。所述双端口SRAM单元包括：P型有源图案，沿第一方向彼此间隔开，P型有源图案中的每个沿与第一方向垂直的第二方向延伸并且包括至少一个晶体管。P型有源图案包括沿第一方向顺序地布置的第一P型有源图案至第六P型有源图案。第一切割区设置在第二P型有源图案与所述双端口SRAM单元的沿第一方向延伸的第一边界之间，并且第二切割区设置在第五P型有源图案与相对第一边界并且沿第一方向延伸的第二边界之间。

公开(公告)号：CN114446966A

公开(公告)日：2022-05-06

申请号：CN202111305357.7

申请日：2021-11-05

Applicant: 三星电子株式会社

Inventor： 金本烨 ,  金兑衡 ,  韩相信 ,  白尚叶

IPC: H01L27/11 ,  H01L23/528

Abstract: 一种集成电路，包括：包括多个位单元的存储单元块；以及输入/输出(I/O)块，包括连接到位单元的多个全环绕栅极(GAA)晶体管，其中I/O块包括在第一方向上彼此分离设置的多个有源区，所述多个有源区的每个在垂直于第一方向的第二方向上延伸，并且其中形成有GAA晶体管；多个电源轨，在第一方向上彼此分离设置，并配置为向GAA晶体管供电；以及多条信号线，设置在电源轨之间，并配置为向GAA晶体管提供信号，位单元当中的第一数量的位单元连接到形成在有源区当中的第二数量的有源区中的GAA晶体管，并且第二数量大于第一数量的两倍。

公开(公告)号：CN109493896A

公开(公告)日：2019-03-19

申请号：CN201810929992.4

申请日：2018-08-15

Applicant: 三星电子株式会社

Inventor： 白尚叶 ,  悉达多·古普塔 ,  李仁学 ,  崔在承 ,  金兑衡 ,  文大英 ,  徐东旭

IPC: G11C8/08 ,  G11C8/14 ,  G11C11/418

Abstract: 本发明提供了包括辅助电路的电压控制电路和包括所述电压控制电路的存储器装置。所述存储器装置包括：易失性存储器单元阵列，其连接到多个字线并且包括存储器单元，所述存储器单元包括至少一个晶体管；以及辅助电路，其连接到所述多个字线中的至少一个并调整所述多个字线中的每个的驱动电压电平，其中，所述辅助电路包括二极管NMOS晶体管，所述NMOS晶体管具有彼此连接的栅极和漏极。

公开(公告)号：CN108694975A

公开(公告)日：2018-10-23

申请号：CN201810311688.3

申请日：2018-04-09

Applicant: 三星电子株式会社

Inventor： 白尚叶 ,  李仁学 ,  韩相信 ,  金兑衡 ,  崔在承 ,  朴城贤 ,  崔贤洙

IPC: G11C11/419 ,  G11C11/412

CPC classification number: G11C7/1096 ,  G11C5/14 ,  G11C5/148 ,  G11C7/1006 ,  G11C7/12 ,  G11C8/08 ,  G11C8/16 ,  G11C11/4096 ,  G11C11/412 ,  G11C11/419

Abstract: 一种存储器件包括：第一写入辅助电路，向与第一位线对连接的第一存储单元提供单元电压或写入辅助电压；第一写入驱动器，通过所述第一位线对向所述第一存储单元提供写入数据；第二写入辅助电路，向与第二位线对连接的第二存储单元提供所述单元电压或所述写入辅助电压；以及第二写入驱动器，通过所述第二位线对向所述第二存储单元提供写入数据。所述第一写入辅助电路和所述第二写入辅助电路中的一个响应于列选择信号来提供所述写入辅助电压，并且所述第一写入辅助电路和所述第二写入辅助电路中的另一个响应于所述列选择信号来提供所述单元电压，其中，所述列选择信号用于从所述第一写入驱动器和所述第二写入驱动器当中选择一个提供写入数据的写入驱动器。