-
公开(公告)号：CN117936404A
公开(公告)日：2024-04-26
申请号：CN202410044892.9
申请日：2024-01-11
Applicant: 中国科学院微电子研究所
Abstract: 本发明公开一种膜厚监控方法、装置及设备，涉及集成电路技术领域，用于解决现有技术中膜厚监控准确度低、监控效率低的问题。包括：获取集成电路制造过程中目标器件的待监控膜层结构；确定目标器件中其他膜层结构与待监控膜层结构之间的相关度；对相关度小于预设阈值的膜层结构进行分类，得到基础膜层结构以及辅助膜层结构；在测试区域将辅助膜层结构进行删减，并优化，得到优化后的器件结构；对优化后的器件结构中的待监控膜层结构的膜层厚度进行监控，得到目标监控结果。本发明提供的技术方案中，在测试区域中精简目标器件的结构，以减少其他膜层对待监控膜层的影响，膜层数量减少，提高器件膜厚的监控效率以及监控准确率。
-
公开(公告)号：CN117005036A
公开(公告)日：2023-11-07
申请号：CN202210467782.4
申请日：2022-04-29
Applicant: 中国科学院微电子研究所 , 真芯(北京)半导体有限责任公司
IPC: C30B31/14 , C30B29/06 , H01L21/673
Abstract: 本申请属于半导体技术领域，具体涉及一种晶舟以及具有晶舟的扩散炉，该晶舟包括沿晶舟周向间隔开的至少三个支撑柱和至少一个支撑架，支撑架设置在支撑柱上；其中，支撑架相反的两侧上分别设置有第一支撑部和第二支撑部，第一支撑部和第二支撑部均设置成装载晶圆。根据发明实施例的晶舟，将晶舟的两侧设置为均可以装载晶圆，先将晶圆装载到第一支撑部上，当加工过程中第一支撑部与晶圆之间发生摩擦产生细小的颗粒影响晶圆品质时，可以将晶舟翻转过来使用，将晶圆装载到第二支撑部上，继续进行加工，节省了晶舟更换清洗的费用，降低了在晶舟上的投入成本，提升了扩散炉的生产效率。
-
公开(公告)号：CN111430226B
公开(公告)日：2023-04-07
申请号：CN202010281348.8
申请日：2020-04-10
Applicant: 中国科学院微电子研究所 , 真芯(北京)半导体有限责任公司
IPC: H01L21/265 , H01L21/324 , H01L21/02 , H10B12/00 , H10N97/00
Abstract: 本发明涉及一种多晶硅的沉积方法及其应用。一种多晶硅的沉积方法，包括下列步骤：在半导体载体沉积多晶硅膜，然后离子注入，再进行退火处理；其中，所述离子注入采用的离子为硅离子或金属离子。本发明可以在较低的温度下消除硅沉积时产生的缝隙或孔洞，从而减少后续工艺可能发生的缺陷。
-
公开(公告)号：CN115050743A
公开(公告)日：2022-09-13
申请号：CN202110256229.1
申请日：2021-03-09
Applicant: 中国科学院微电子研究所 , 真芯(北京)半导体有限责任公司
IPC: H01L27/108
Abstract: 本发明涉及一种DRAM结构及其制备方法。一种DRAM结构包括：半导体衬底设有有源区，有源区包括至少一个晶体管和至少一个电容器，晶体管包括形成于衬底上的栅极及位于栅极两侧半导体衬底中的源区和漏区；电容器与晶体管的源区和漏区中的一个相连接；栅极的两侧设有呈多层的侧墙结构；侧墙结构的最外层为碳氧化硅层。其制备方法：在半导体衬底有源区的衬底上形成栅极；在栅极两侧形成呈多层的侧墙结构，侧墙结构的最外层为碳氧化硅层；在栅极两侧的半导体衬底中分别形成源区和漏区；在有源区形成电容器，电容器与源区和漏区之一相连接。本发明采用碳氧化硅材料制作侧墙，可以减缓或消除蚀刻引起的缺陷，从而提高器件质量。
-
公开(公告)号：CN114763878A
公开(公告)日：2022-07-19
申请号：CN202110057327.2
申请日：2021-01-15
Applicant: 中国科学院微电子研究所 , 真芯(北京)半导体有限责任公司
Abstract: 本申请属于半导体技术领域，具体涉及一种泄漏检测件、气体管路、制造设备以及管道泄漏检测方法，该泄漏检测件用于检测管道，包括固定部和检测部，固定部用于与管道以可拆卸连接的方式连接，管道中通入气体，检测部设置在固定部上，通过检测部与气体接触的化学反应确定管道发生泄漏。根据发明实施例的泄漏检测件，通过检测部与气体接触时，发生化学反应确定管道泄漏，将微小的变化转变为肉眼可以观察到的变化，弥补了通过压力检测的方式检测范围有限的缺点，响应时间短，灵敏度高，检测成本低。确定管道出现泄漏后，对管道进行及时的维修，使气体能够完全被导入反应室中并在工件表面发生反应，进而保证集成电路产品的生产过程和品质。
-
Patent Agency Ranking
公开(公告)号：CN114743974A
公开(公告)日：2022-07-12
申请号：CN202110020532.1
申请日：2021-01-07
Applicant: 中国科学院微电子研究所 , 真芯(北京)半导体有限责任公司
IPC: H01L27/108 , H01L21/768
Abstract: 本发明涉及多晶硅的沉积方法及位线/存储节点接触插塞的制造方法。一种多晶硅的沉积方法，包括：提供一待沉积多晶硅的半导体结构；将所述半导体结构置于沉积炉中，升温至T1后，保持恒温，在恒温下进行第一阶段硅沉积；然后按一定速率升温至T2，在升温过程中同时不断沉积硅，完成第二阶段硅沉积；继续使温度保持在T2，保持恒温，在恒温下进行第三阶段硅沉积；其中，T1和T2的范围均为300～650℃，并且T2＞T1。本发明用于凹槽内沉积时具有较高的台阶覆盖率，并且由于在升温过程中完成了部分硅沉积，沉积效率相比现有技术大幅提高。
-
公开(公告)号：CN114678307A
公开(公告)日：2022-06-28
申请号：CN202011547659.0
申请日：2020-12-24
Applicant: 中国科学院微电子研究所 , 真芯(北京)半导体有限责任公司
IPC: H01L21/677 , H01L21/316 , H01L21/762
Abstract: 本申请涉及半导体制造领域，具体涉及一种晶圆热氧化层的形成方法，包括以下步骤：对晶圆包装拆封；将拆封后的所述晶圆直接地且无污染地方式运送至氧化生长机台上；执行热氧化生长。与现有技术中使用FOUP运载晶圆的方法相比，本申请实施例利用FOSB将晶圆直接运送到氧化生长机台，在此过程中晶圆始终装在FOSB中，并无暴露，进而避免了外界颗粒对晶圆表面造成的污染。同时由于晶圆的表面没有被污染，本实施例还省略了晶圆的清洗的步骤，从而缩短了氧化层的形成时间，提高了效率。
-
公开(公告)号：CN114628273A
公开(公告)日：2022-06-14
申请号：CN202011436731.2
申请日：2020-12-11
Applicant: 中国科学院微电子研究所 , 真芯(北京)半导体有限责任公司
Abstract: 本申请属于半导体加工技术领域，具体涉及一种半导体加工设备以及半导体加工监测方法，半导体加工设备包括：装载台，用于装载盛放有晶圆的晶舟；摄像装置，摄像装置设置于半导体加工设备内且摄像区域覆盖晶舟，用于拍摄晶圆图像；控制器，控制器与摄像装置电连接，用于接收摄像装置拍摄的晶圆图像和分析晶圆图像并控制半导体加工设备采取应对措施。根据本申请的半导体加工设备，通过在半导体加工设备内设置用于拍摄晶圆图像的摄像装置，从而使半导体加工设备的控制器能够根据拍摄到的晶圆图像判断晶圆是否发生破损现象，当晶圆发生破损现象后，控制器能够控制半导体加工设备采取应对措施。
-
公开(公告)号：CN114361082A
公开(公告)日：2022-04-15
申请号：CN202011090351.8
申请日：2020-10-13
Applicant: 中国科学院微电子研究所 , 真芯(北京)半导体有限责任公司
Abstract: 本申请属于半导体技术领域，具体涉及一种晶舟底盘、晶舟和扩散炉，该晶舟底盘包括本体和固定件，固定件连接在本体朝向晶圆的一侧上，且固定件与本体为一体结构，固定件设置成用于固定热电偶。根据本申请实施例的晶舟底盘，固定件和本体为一体结构，即使热电偶发生倾斜时，固定件相对本体也不会发生相对移动，解决了本体磨损产生粉末的问题，避免粉末对加工工艺的影响，提高了晶圆的加工效果。将固定件设置在本体朝向晶圆的一侧，在进行工艺前的准备工作时，只需要使固定件与热电偶配合即可，加工结束后，将热电偶取走，无需对固定件进行拆装，简化了操作，减少了工作人员的工作量。
-
公开(公告)号：CN111816561A
公开(公告)日：2020-10-23
申请号：CN202010506661.7
申请日：2020-06-05
Applicant: 中国科学院微电子研究所 , 真芯(北京)半导体有限责任公司
IPC: H01L21/318 , H01L27/108 , H01L21/8242 , H01L27/11524 , H01L27/11551 , H01L27/1157 , H01L27/11578 , G02F1/1368
Abstract: 本发明涉及一种半导体结构及其制备方法。一种半导体结构，包括半导体衬底，所述半导体衬底上沉积有多层物质，该多层物质形成有多重界面的表面，所述多重界面的表面上依次沉积有等离子氮化层和Si3N4层。一种半导体结构的制备方法，包括下列步骤：在具有多重界面的半导体载体上进行等离子体氮化(Plasma Nitridation，PN)处理，然后沉积Si3N4。本发明解决了湿清洁半导体结构时多晶硅被刻蚀引发器件不良的问题。
-
-
-
-
-
-
-
-
-
Search Results
74
records
(took 0.097 seconds)
