一种基于圆环道路的路径识别及中线优化方法

    公开(公告)号:CN109740532A

    公开(公告)日:2019-05-10

    申请号:CN201811653805.0

    申请日:2018-12-29

    Abstract: 本发明公开了一种基于圆环道路的路径识别及中线优化方法,包括如下步骤:步骤S1,获取圆环道路的灰度图像;步骤S2,采用大津算法选取最佳阈值,得到最佳像素点为0xff或者为0x00的二值化图像;步骤S3,对二值化图像采用边缘寻线法确定图像道路边线;步骤S4,提取二值化图像中道路的边线特征,判定是否为圆环,若为圆环,则对边线采用一次线性插值法优化,得到优化后的二次边线,从而得到第一次道路中心线;步骤S5,将第一次道路中心线进行优化,获得第二次道路中心线,即最终的道路中心线。本发明对圆环道路图像特征进行识别比对,能准确识别圆环道路,本方法中准确高效的道路路径识别对无人驾驶的发展具有深远的意义。

    一种基于Xilinx FPGA电路设计的敏感区域分析系统及分析方法

    公开(公告)号:CN109711056A

    公开(公告)日:2019-05-03

    申请号:CN201811618629.7

    申请日:2018-12-28

    Abstract: 一种基于Xilinx FPGA电路设计的敏感区域分析系统及分析方法,包括数据预处理模块、数据输入模块、软错误缓解控制器、功能电路模块和输出处理模块,其中,数据输入模块将所需的输入数据发送至Xilinx FPGA电路上的功能电路中,同时从地址范围中每次随机选择一个发送至Xilinx FPGA电路上的软错误缓解控制器中;软错误缓解控制器根据得到的指令,将指定配置存储单元的配置位数据进行翻转;功能电路模块同时对得到的输入数据进行处理,并将结果传输至输出处理模块;输出处理模块实时检测并对比功能电路输出的信号,记录此次故障注入的配置位是否为敏感区域,并选择是否对FPGA进行重配置操作。本发明不仅能模拟单粒子效应,还能准确的检测出不同设计的FPGA中的配置敏感区域。

    一种抗单粒子效应的CMOS比较器

    公开(公告)号:CN106026999B

    公开(公告)日:2018-10-26

    申请号:CN201610319156.5

    申请日:2016-05-13

    Abstract: 本发明公开了一种抗单粒子效应的CMOS比较器,包括DICE结构、两个相同的输入单元和与DICE结构及两个输入单元相连接的四个中间晶体管;DICE结构包括四个PMOS管MP1、MP2、MP3、MP4、四个NMOS管MN1、MN2、MN3、MN4以及一个时钟控制PMOS管Mtial0;每个所述输入单元包括两个时钟控制的PMOS管MP11和MP12或MP21和MP22,两个NMOS管MN11和MN12或MN21和MN22,一个时钟控制的NMOS管Mtail1或Mtail2。本发明基于DICE结构对双尾比较器进行了改进加固,使其具备抗单粒子效应的功能,防止了由于粒子打击造成的单粒子效应错误。

    一种基于贝叶斯概率模型的组合逻辑电路选择性加固算法

    公开(公告)号:CN108073989A

    公开(公告)日:2018-05-25

    申请号:CN201711393841.3

    申请日:2017-12-21

    Abstract: 本发明公开了一种基于贝叶斯概率模型的组合逻辑电路选择性加固算法,首先读取输入的电路网表文件并生成电路传播网络,计算出整个电路网络中边的SP值;其次采用深度优先搜索算法对每一个节点都搜索出其通往电路输出的所有路径;然后利用贝叶斯概率模型以及逻辑屏蔽法则计算出这些路径中错误传播到输出的概率,并乘以距离因子,即为节点敏感度;最后利用生成的节点敏感度排序表以及用户指定的加固比例进行选择性加固,并输出加固后的电路网表。本发明的选择性加固算法经过实际仿真测试,在不同加固开销下都有不同程度的可靠性提升。

    一种抗单粒子效应的CMOS比较器

    公开(公告)号:CN106026999A

    公开(公告)日:2016-10-12

    申请号:CN201610319156.5

    申请日:2016-05-13

    CPC classification number: H03K5/2472 H03K19/00338

    Abstract: 本发明公开了一种抗单粒子效应的CMOS比较器,包括DICE结构、两个相同的输入单元和与DICE结构及两个输入单元相连接的四个中间晶体管;DICE结构包括四个PMOS管MP1、MP2、MP3、MP4、四个NMOS管MN1、MN2、MN3、MN4以及一个时钟控制PMOS管Mtial0;每个所述输入单元包括两个时钟控制的PMOS管MP11和MP12或MP21和MP22,两个NMOS管MN11和MN12或MN21和MN22,一个时钟控制的NMOS管Mtail1或Mtail2。本发明基于DICE结构对双尾比较器进行了改进加固,使其具备抗单粒子效应的功能,防止了由于粒子打击造成的单粒子效应错误。

    一种基于DICE单元的新型抗SEU加固的SR锁存器

    公开(公告)号:CN104022773A

    公开(公告)日:2014-09-03

    申请号:CN201410287632.0

    申请日:2014-06-24

    Abstract: 本发明公开了一种基于DICE单元的新型抗SEU加固的SR锁存器,包括抗单粒子反转(Single Event Upset,SEU)加固和抗多节点反转(Multiple Node Upset,MBU)加固。该方案基于DICE单元实现SR锁存器功能,可以配置为正、负逻辑SR锁存器。本发明通过外部逻辑扩展可以改变为任何已知形式的锁存器或触发器。本发明可以作为存储器或抗辐射的存储器。本发明可以用于将不抗辐射的电路扩展为抗辐射的电路。本发明特有的控制PMOS管,通过PMOS管的关断来隔离SEU错误向相邻节点的传播,避免发生多节点反转,提高SR锁存器的SEU加固能力,提高集成电路的抗SEU能力。

    一种面向FPGA的单粒子翻转仿真系统及仿真方法

    公开(公告)号:CN116594829A

    公开(公告)日:2023-08-15

    申请号:CN202210953152.8

    申请日:2022-08-10

    Abstract: 本发明公开了一种面向FPGA的单粒子翻转仿真系统及仿真方法,所述系统包括故障注入控制系统,用于对故障模型进行选择,发送障注入指令控制故障注入系统进行故障注入,接收来自待测FPGA硬件的输出并将其与预先获取的待测电路在无故障情况下的输出数据进行对比,以判断待测FPGA硬件是否出现故障;故障注入系统,与所述故障注入控制单元相连接,用于对故障注入控制单元发送的故障注入指令进行解析,翻转指定地址上的配置寄存器的逻辑值,本发明解决了基于仿真的故障注入技术可能缺乏故障模型和系统模型的准确性的问题;解决了传统故障注入系统只能进行单一模式故障注入的问题,能够更加真实的模拟出辐射环境中的单粒子效应。

    一种ARM指令集软错误故障注入系统及其方法

    公开(公告)号:CN111722948B

    公开(公告)日:2023-06-13

    申请号:CN202010505425.3

    申请日:2020-06-05

    Abstract: 本发明提供一种ARM指令集软错误故障注入系统及其方法,包括工作电脑、目标开发板、JTAG接口和USB接口,工作电脑内安装有Python注错脚本和OpenOCD,工作电脑通过JTAG接口与目标开发板相连,OpenOCD通过JTAG接口控制目标开发板,目标开发板通过USB接口向工作电脑中的Python注错脚本回传日志信息。本发明使用OpenOCD作为核心内容,通过调用OpenOCD提供的接口,修改程序的指令和内存值,从而达到对程序注入软错误的目的,实现对ARM指令集的自动测试,使用方便,且成本低廉,实现简单,为开发者分析ARM指令集的可靠性提供了一种低成本又高效的自动测试途径。

Patent Agency Ranking