公开(公告)号：CN1734736A

公开(公告)日：2006-02-15

申请号：CN200510091030.9

申请日：2005-08-03

Applicant: 株式会社半导体能源研究所

Inventor： 山崎舜平 ,  前川慎志 ,  本田达也 ,  小路博信 ,  中村理 ,  铃木幸惠 ,  川俣郁子

IPC: H01L21/336 ,  H01L21/84

CPC classification number: H01L27/1277 ,  H01L27/1214 ,  H01L27/124 ,  H01L27/1251 ,  H01L27/1288

Abstract: 本发明提供不易发生阈值偏离、具有能够高速运转的逆交错型TFT的半导体器件的制作方法。另外，还提供以减少原料来削减成本、且成品率高的半导体器件的制作方法。本发明用耐热性高的材料形成栅电极后，形成非晶半导体膜，在该非晶半导体膜上掺杂催化剂元素并加热形成结晶性半导体膜，在该结晶性半导体膜上形成具有施主型元素或稀有气体元素的层，并加热，将催化剂元素从结晶性半导体膜中除去后，用该结晶性半导体膜的一部分形成半导体区域，形成与该半导体区域通电的源电极和漏极电极，且形成与栅电极连接的栅布线，形成逆交错型的TFT，从而制成半导体器件。

公开(公告)号：CN1499601A

公开(公告)日：2004-05-26

申请号：CN200310114833.2

申请日：2003-11-07

Applicant: 株式会社半导体能源研究所

Inventor： 本田达也

IPC: H01L21/66 ,  G06F17/60 ,  H01L21/00

CPC classification number: H01L22/20

Abstract: 提供了一种以不同于采用霍耳测量或CV测量来获得载流子密度的方法的途径精确而简单地获得器件掺杂剂激活率的新方法，还提供了一种以适当阈值电压控制，亦即根据得到的激活率的剂量控制来执行的器件生产方法。本发明人发明了一种方法，其中，根据器件的阈值电压和平带电压而得到半导体膜中激活的掺杂剂密度(第一掺杂剂密度)，然后根据得到的激活的掺杂剂密度对用SIMS分析得到的掺入的掺杂剂密度(第二掺杂剂密度)的比率而得到掺杂剂激活率。本发明使得能够容易地获得器件的沟道形成区和杂质区中的掺杂剂激活率。

公开(公告)号：CN107403808B

公开(公告)日：2021-07-20

申请号：CN201710588496.2

申请日：2012-10-19

Applicant: 株式会社半导体能源研究所

Inventor： 山崎舜平 ,  早川昌彦 ,  本田达也

IPC: H01L27/12 ,  H01L27/146 ,  H01L27/32 ,  H01L29/24 ,  H01L29/45 ,  H01L29/49 ,  H01L29/66 ,  H01L29/786 ,  G02F1/1368

Abstract: 本公开涉及半导体装置及半导体装置的制造方法。当制造具有层叠有栅电极层、栅极绝缘膜以及氧化物半导体膜并设置有与氧化物半导体膜接触的源电极层及漏电极层的晶体管的半导体装置时，在通过蚀刻工序形成栅电极层或源电极层及漏电极层之后，进行去除由蚀刻工序残留在栅电极层表面或氧化物半导体膜表面及其附近的残留物的工序。氧化物半导体膜或栅电极层的表面上的残留物的面密度可以为1×1013atoms/cm2以下。

公开(公告)号：CN106960866B

公开(公告)日：2021-03-12

申请号：CN201710165341.8

申请日：2011-12-07

Applicant: 株式会社半导体能源研究所

Inventor： 山崎舜平 ,  中岛基 ,  本田达也

IPC: H01L29/04 ,  H01L29/26 ,  H01L29/786 ,  C01G19/00

Abstract: 目的在于提供一种适用于被包括于晶体管或二极管等中的半导体的材料。另一个目的在于提供一种包括晶体管的半导体器件，其中介于氧化物半导体膜及与该氧化物半导体膜接触的栅极绝缘膜之间的界面处的电子态状况良好。再者，另一个目的在于通过对将氧化物半导体膜用于沟道的晶体管提供稳定电特性，制造高可靠性的半导体器件。半导体器件使用包括c‑轴取向的晶体的氧化物材料形成，当从表面或界面方向看时该晶体具有三角形或六角形原子排列，并绕着c‑轴旋转。

公开(公告)号：CN107302018B

公开(公告)日：2021-01-15

申请号：CN201710578536.5

申请日：2012-03-23

Applicant: 株式会社半导体能源研究所

Inventor： 本田达也 ,  小俣贵嗣 ,  野中裕介

IPC: H01L29/04 ,  H01L29/06 ,  H01L29/786 ,  H01L21/336

Abstract: 本发明涉及半导体装置及制造半导体装置的方法。一个目标是通过使用具有稳定电气特性的氧化物半导体膜来提供具有稳定电气特性的高度可靠的半导体装置。另一个目标是通过使用具有高结晶性的氧化物半导体膜来提供具有较高迁移率的半导体装置。结晶氧化物半导体膜是在其表面粗糙度减小了的绝缘膜之上形成并与之接触，由此氧化物半导体膜可以具有稳定的电气特性。相应地，可以提供具有稳定的电气特性的高度可靠的半导体装置。另外，可以提供具有较高迁移率的半导体装置。

公开(公告)号：CN105702741B

公开(公告)日：2019-01-01

申请号：CN201610085679.8

申请日：2012-09-20

Applicant: 株式会社半导体能源研究所

Inventor： 本田达也 ,  津吹将志 ,  野中裕介 ,  岛津贵志 ,  山崎舜平

IPC: H01L29/786

Abstract: 本发明题为“半导体器件”。包括氧化物半导体膜的半导体器件中的导通态电流的降低得到抑制。一种晶体管，包括：氧化物半导体膜；绝缘膜，包含氧和硅；栅电极，与氧化物半导体膜相邻，氧化物半导体膜设置成与绝缘膜相接触并且至少与栅电极重叠；以及源电极和漏电极，电连接到氧化物半导体膜。在氧化物半导体膜中，第一区域(其设置成接触与绝缘膜的界面并且具有小于或等于5 nm的厚度)具有低于或等于1.0 at.%的硅浓度，以及氧化物半导体膜中与第一区域不同的区域具有比第一区域低的硅浓度。

公开(公告)号：CN107068766A

公开(公告)日：2017-08-18

申请号：CN201710111075.0

申请日：2012-09-20

Applicant: 株式会社半导体能源研究所

Inventor： 本田达也 ,  津吹将志 ,  野中裕介 ,  岛津贵志 ,  山崎舜平

IPC: H01L29/786

Abstract: 半导体装置包括栅电极、覆盖栅电极并包含含有硅的氧化物的栅极绝缘膜、以与栅极绝缘膜接触并至少与栅电极重叠的方式设置的氧化物半导体膜、以及与氧化物半导体膜电连接的源电极及漏电极。在氧化物半导体膜中，以与栅极绝缘膜接触且厚度为5nm以下的方式设置的第一区域具有1.0at.％以下的硅浓度，并且第一区域之外的氧化物半导体膜中的区域具有比第一区域低的硅浓度。至少第一区域包括结晶部。

公开(公告)号：CN106960866A

公开(公告)日：2017-07-18

申请号：CN201710165341.8

申请日：2011-12-07

Applicant: 株式会社半导体能源研究所

Inventor： 山崎舜平 ,  中岛基 ,  本田达也

IPC: H01L29/04 ,  H01L29/26 ,  H01L29/786 ,  C01G19/00

Abstract: 目的在于提供一种适用于被包括于晶体管或二极管等中的半导体的材料。另一个目的在于提供一种包括晶体管的半导体器件，其中介于氧化物半导体膜及与该氧化物半导体膜接触的栅极绝缘膜之间的界面处的电子态状况良好。再者，另一个目的在于通过对将氧化物半导体膜用于沟道的晶体管提供稳定电特性，制造高可靠性的半导体器件。半导体器件使用包括c‑轴取向的晶体的氧化物材料形成，当从表面或界面方向看时该晶体具有三角形或六角形原子排列，并绕着c‑轴旋转。

公开(公告)号：CN102593187B

公开(公告)日：2015-05-20

申请号：CN201210044361.7

申请日：2006-09-29

Applicant: 株式会社半导体能源研究所

Inventor： 秋元健吾 ,  本田达也 ,  曾根宽人

IPC: H01L29/786 ,  H01L21/77

CPC classification number: H01L29/78696 ,  H01L21/02164 ,  H01L21/0217 ,  H01L21/02178 ,  H01L21/02266 ,  H01L21/02565 ,  H01L21/02631 ,  H01L21/428 ,  H01L21/465 ,  H01L21/477 ,  H01L27/1225 ,  H01L27/1285 ,  H01L29/04 ,  H01L29/045 ,  H01L29/7869

Abstract: 本发明涉及半导体器件及其制造方法。本发明的目的在于通过使用以氧化锌为典型的氧化物半导体膜形成薄膜晶体管，以低成本提供一种半导体器件及其制造方法，而不使制造工序复杂化。本发明的半导体器件之一，在衬底上形成栅极，覆盖栅极地形成栅极绝缘膜，在栅极绝缘膜上形成氧化物半导体膜，并且在氧化物半导体膜上形成第一导电膜和第二导电膜，其中氧化物半导体膜在沟道形成区域中至少包括结晶化了的区域。

公开(公告)号：CN104025301A

公开(公告)日：2014-09-03

申请号：CN201280050475.0

申请日：2012-10-05

Applicant: 株式会社半导体能源研究所

Inventor： 本田达也 ,  津吹将志 ,  野中裕介 ,  岛津贵志 ,  山崎舜平

IPC: H01L29/786 ,  H01L21/336 ,  H01L21/477 ,  H01L21/8242 ,  H01L21/8244 ,  H01L27/108 ,  H01L27/11 ,  H01L29/788 ,  H01L29/792

CPC classification number: H01L29/7869 ,  H01L27/1225 ,  H01L29/42384 ,  H01L29/78693

Abstract: 降低包含在栅极绝缘膜附近的氧化物半导体膜中的杂质元素的浓度。另外，提高栅极绝缘膜附近的氧化物半导体膜的结晶性。一种半导体装置包括：在基底绝缘膜上的氧化物半导体膜；在氧化物半导体膜上的源电极及漏电极；形成在氧化物半导体膜上的包含硅氧化物的栅极绝缘膜；以及栅极绝缘膜上的栅电极。氧化物半导体膜包括硅浓度为1.0at.％以下的区域，并且，至少在区域内包括结晶部。