公开(公告)号：CN103918080B

公开(公告)日：2016-08-31

申请号：CN201280054479.6

申请日：2012-11-07

Applicant: 住友电气工业株式会社

Inventor： 增田健良 ,  和田圭司 ,  日吉透 ,  松川真治

IPC: H01L29/12 ,  H01L21/336 ,  H01L29/78

CPC classification number: H01L29/7802 ,  H01L21/0485 ,  H01L21/049 ,  H01L29/045 ,  H01L29/41766 ,  H01L29/4236 ,  H01L29/45 ,  H01L29/66068 ,  H01L29/66712 ,  H01L29/7813

Abstract: MOSFET(1)设置有：第一沟槽(16)，其向主表面(10a)侧打开；衬底(10)，其包括碳化硅，在其主表面(10A)侧打开，其中形成有比第一沟槽(16)浅的第二沟槽(17)；栅极绝缘膜(20)；栅电极(30)；以及源电极(50)，其被定位为以便接触第二沟槽(17)的侧表面(17a)的顶部。衬底(10)包括：源极区(15)、体区(14)、以及漂移区(13)。第一沟槽(16)被形成为贯穿通过源极区(15)和体区(14)并且延伸到漂移区(13)中。第二沟槽(17)被形成为贯穿通过源极区(15)并且延伸到体区(14)。

公开(公告)号：CN103582950B

公开(公告)日：2016-07-20

申请号：CN201280025863.3

申请日：2012-05-25

Applicant: 住友电气工业株式会社

Inventor： 增田健良 ,  原田真 ,  和田圭司 ,  日吉透

IPC: H01L29/12 ,  H01L21/20 ,  H01L21/205 ,  H01L21/336 ,  H01L29/16 ,  H01L29/78

CPC classification number: H01L29/7802 ,  H01L21/049 ,  H01L21/3065 ,  H01L29/045 ,  H01L29/0623 ,  H01L29/0696 ,  H01L29/1608 ,  H01L29/66068 ,  H01L29/7395 ,  H01L29/7397 ,  H01L29/7813

Abstract: 一种衬底，其具有由具有多型4H的六方形单晶结构的半导体制成的表面（SR）。通过交替地设置具有（0-33-8）的平面取向的第一平面（S1）和连接到第一平面（S1）并且具有与第一平面（S1）的平面取向不同的平面取向的第二平面（S2）来构建衬底的表面（SR）。在衬底的表面（SR）上设置有栅绝缘膜。在栅绝缘膜上设置有栅电极。

公开(公告)号：CN103959471B

公开(公告)日：2016-06-29

申请号：CN201280056792.3

申请日：2012-10-30

Applicant: 住友电气工业株式会社

Inventor： 和田圭司 ,  增田健良

IPC: H01L29/12 ,  H01L21/336 ,  H01L29/739 ,  H01L29/78

CPC classification number: H01L29/7393 ,  H01L29/1608 ,  H01L29/66068 ,  H01L29/7395

Abstract: 漂移层(32)被形成在单晶衬底(20)上。漂移层(32)具有面向单晶衬底(20)的第一表面(S1)和与第一表面(S1)相反的第二表面(S2)，由碳化硅制成，具有第一导电类型。由碳化硅制成并具有第二导电类型的集电极层(30)形成在漂移层(32)的第二表面(S2)上。通过去除单晶衬底(20)，暴露漂移层(32)的第一表面(S1)。体区(33)和发射极区(34)被形成。体区(33)被布置在漂移层(32)的第一表面(S1)中，具有不同于第一导电类型的第二导电类型。发射极区(34)被布置在体区(33)上，通过体区(33)与漂移层(32)分离，具有第一导电类型。

公开(公告)号：CN105074930A

公开(公告)日：2015-11-18

申请号：CN201480009968.9

申请日：2014-02-04

Applicant: 住友电气工业株式会社

Inventor： 和田圭司 ,  斋藤雄 ,  增田健良

IPC: H01L29/12 ,  H01L29/78

CPC classification number: H01L29/0661 ,  H01L29/045 ,  H01L29/0623 ,  H01L29/0696 ,  H01L29/0878 ,  H01L29/1608 ,  H01L29/66068 ,  H01L29/7397 ,  H01L29/78 ,  H01L29/7813

Abstract: 碳化硅半导体器件(1)具有碳化硅层(101)。碳化硅层(101)被提供有沟槽(TR)。在横截面图中，该沟槽(TR)具有作为第一侧壁表面(SW1)和底部(BT)之间的交点的第一角部(C1)，和作为第二侧壁表面(SW2)和底部(BT)之间的交点的第二角部(C2)。第一层(81)具有第二导电类型区(A)。在横截面图中，第二导电类型区(A)被布置成，与经过第一角部(C1)和第二角部(C2)中的任意角部的，并与形成碳化硅层(101)的碳化硅晶体的 方向平行的线(11)相交。通过SP除以ST计算出的比率为不低于20％且不高于130％，其中在平面图中ST表示第一层(81)和第二层(82)之间的交界面(B)中的沟槽的总面积，SP表示第二导电类型区的总面积。因此，能够提供能实现抑制击穿电压降低的碳化硅半导体器件(1)。

公开(公告)号：CN104508824A

公开(公告)日：2015-04-08

申请号：CN201380040316.7

申请日：2013-07-09

Applicant: 住友电气工业株式会社

Inventor： 和田圭司 ,  增田健良 ,  日吉透

IPC: H01L29/47 ,  H01L29/872

CPC classification number: H01L29/872 ,  H01L29/0619 ,  H01L29/0623 ,  H01L29/1602 ,  H01L29/1608 ,  H01L29/2003 ,  H01L29/6603 ,  H01L29/6606 ,  H01L29/66143 ,  H01L29/66212

Abstract: 一种宽带隙半导体器件(1)，包括衬底(10)和肖特基电极(4)。衬底(10)由具有主面(10a)的宽带隙半导体材料形成并包括第一导电类型区(17)和第二导电类型区(15)。肖特基电极(4)邻接衬底(10)的主面(10a)布置。在衬底(10)处，形成具有与主面(10a)接续的侧面(10b)以及与侧面(10b)接续的底部(10c)的沟槽。肖特基电极(4)在沟槽的侧面(10b)以及主面(10a)处邻接第一导电类型区(17)，且在沟槽的底部(10c)处邻接第二导电类型区(15)。沟槽的侧面(10b)相对于衬底(10)的主面(10a)倾斜。因此，提供能缓解肖特基电极(4)和衬底(10)之间的界面处的电场的宽带隙半导体器件(1)以及制造宽带隙半导体器件(1)的方法。

公开(公告)号：CN104380472A

公开(公告)日：2015-02-25

申请号：CN201380033600.1

申请日：2013-06-11

Applicant: 住友电气工业株式会社

Inventor： 和田圭司 ,  增田健良 ,  日吉透

IPC: H01L29/78 ,  H01L21/336 ,  H01L29/06 ,  H01L29/12

CPC classification number: H01L29/1608 ,  H01L21/3065 ,  H01L29/045 ,  H01L29/0623 ,  H01L29/0696 ,  H01L29/4236 ,  H01L29/4238 ,  H01L29/66068 ,  H01L29/7802 ,  H01L29/7813

Abstract: 漂移层(81)形成了碳化硅层(101)的第一主表面(P1)并且具有第一导电类型。提供源区(83)使得通过体区(82)与漂移层(81)分隔开，并且源区形成第二主表面(P2)，并且具有第一导电类型。缓和区(71)设置在漂移层(81)内并且具有距第一主表面(P1)的距离(Ld)。缓和区(71)具有第二导电类型，并且具有杂质剂量(Drx)。漂移层(81)在第一主表面(P1)和缓和区(71)之间具有杂质浓度(Nd)。满足Drx＞Ld·Nd的关系。因此，提供了具有高耐受电压的碳化硅半导体器件。

公开(公告)号：CN102484126B

公开(公告)日：2014-11-12

申请号：CN201180003503.9

申请日：2011-02-07

Applicant: 住友电气工业株式会社

Inventor： 增田健良 ,  和田圭司 ,  穗永美纱子

IPC: H01L29/12 ,  H01L21/336 ,  H01L29/06 ,  H01L29/78

CPC classification number: H01L29/7811 ,  H01L29/0615 ,  H01L29/0619 ,  H01L29/0696 ,  H01L29/1095 ,  H01L29/1608 ,  H01L29/41741 ,  H01L29/42372 ,  H01L29/66068

Abstract: 所公开的碳化硅绝缘栅型半导体元件(100)的终端构造提供有：第一导电类型的半导体层(132)，其具有第一主面(137)；栅电极(142)；以及源布线(101)。其中在半导体层(132)内提供第二导电类型的主体区(133)、第一导电类型的源区(134)、第二导电类型的接触区(135)和外围RESURF区(105)以及。外围RESURF区(105)的不含主体区(133)的部分具有至少1/2半导体层(132)的厚度的宽度。由此，可以提供高电压、高性能的碳化硅绝缘栅型半导体器件(100)。

公开(公告)号：CN103765594A

公开(公告)日：2014-04-30

申请号：CN201280041157.8

申请日：2012-08-03

Applicant: 住友电气工业株式会社

Inventor： 和田圭司 ,  增田健良 ,  日吉透

IPC: H01L29/78 ,  H01L29/12

CPC classification number: H01L21/0475 ,  H01L21/049 ,  H01L29/045 ,  H01L29/0623 ,  H01L29/1608 ,  H01L29/36 ,  H01L29/4236 ,  H01L29/66068 ,  H01L29/7813

Abstract: 第一层（2）具有n型导电性。第二层（3）是外延形成在第一层（2）上并具有p型导电性的层。第三层（4）是形成在第二层（3）上并具有n型导电性的层。当施主型杂质的浓度被定义为ND，受主型杂质的浓度被定义为NA，并且在深度方向上从在第一层（2）和第二层（3）之间的界面朝向第一层（2）的位置被定义为D1时，满足1≤ND/NA≤50的D1为1μm或更小。设置栅极沟槽（6），其延伸穿过第三层（4）和第二层（3）以到达第一层（2），栅极绝缘膜（8）覆盖栅极沟槽（6）的侧壁。栅电极（9）嵌入在栅极沟槽（6）中并且在其间插入有栅极绝缘膜（8）。

公开(公告)号：CN103582950A

公开(公告)日：2014-02-12

申请号：CN201280025863.3

申请日：2012-05-25

Applicant: 住友电气工业株式会社

Inventor： 增田健良 ,  原田真 ,  和田圭司 ,  日吉透

IPC: H01L29/12 ,  H01L21/20 ,  H01L21/205 ,  H01L21/336 ,  H01L29/16 ,  H01L29/78

CPC classification number: H01L29/7802 ,  H01L21/049 ,  H01L21/3065 ,  H01L29/045 ,  H01L29/0623 ,  H01L29/0696 ,  H01L29/1608 ,  H01L29/66068 ,  H01L29/7395 ,  H01L29/7397 ,  H01L29/7813 ,  H01L21/0475

Abstract: 一种衬底，其具有由具有多型4H的六方形单晶结构的半导体制成的表面（SR）。通过交替地设置具有（0-33-8）的平面取向的第一平面（S1）和连接到第一平面（S1）并且具有与第一平面（S1）的平面取向不同的平面取向的第二平面（S2）来构建衬底的表面（SR）。在衬底的表面（SR）上设置有栅绝缘膜。在栅绝缘膜上设置有栅电极。

公开(公告)号：CN102687250A

公开(公告)日：2012-09-19

申请号：CN201180004208.5

申请日：2011-04-21

Applicant: 住友电气工业株式会社

Inventor： 宫崎富仁 ,  和田圭司 ,  日吉透

IPC: H01L21/3065 ,  H01L21/205 ,  H01L21/304

CPC classification number: H01L21/02057 ,  H01L21/02046 ,  H01L21/02236 ,  H01L29/1608

Abstract: 本发明提供一种清洁SiC半导体的方法，所述方法包括在碳化硅半导体(1)的表面上形成氧化膜(3)的步骤(步骤S2)和除去所述氧化膜(3)的步骤(步骤S3)。在所述除去所述氧化膜(3)的步骤(步骤S3)中，使用卤素等离子体或氢等离子体除去所述氧化膜(3)。在所述除去所述氧化膜(3)的步骤(步骤S3)中，优选使用氟等离子体作为卤素等离子体。能够对所述SiC半导体(1)进行清洁，使得实现良好的表面特性。