一种基于忆阻器的图像降噪方法

    公开(公告)号:CN117495705A

    公开(公告)日:2024-02-02

    申请号:CN202311511986.4

    申请日:2023-11-14

    Abstract: 本发明公开了一种基于忆阻器的图像降噪方法,具体为:步骤1:基于忆阻器设计降噪支路;步骤2:如果图像为一维图像,则基于降噪支路构建一维图像的降噪电路,若图像为二维图像,则基于降噪支路搭建二维图像的降噪电路;步骤3:将图像的灰度值映射为输入电流,并导入相应的降噪电路中;步骤4:将降噪电路输出的电流映射还原为图像灰度值;步骤5:将步骤4中的灰度值做二值化后还原为图像,从而得到去噪后的图像。本发明所采用的降噪方法为忆阻器实现图像降噪方面的应用提供了一种新的思路。

    一种分离槽横向双扩散功率器件及其制造方法

    公开(公告)号:CN115966596B

    公开(公告)日:2023-06-16

    申请号:CN202310234418.8

    申请日:2023-03-13

    Abstract: 本发明公开一种分离槽横向双扩散功率器件及其制造方法,属于基本电气元件的技术领域。该器件包括从下至上依次叠设的半导体衬底和有源区;有源区包括半导体漏区、半导体漂移区和半导体阱区,半导体阱区包含半导体源区和半导体体接触区;在半导体漂移区及栅极区域有源区刻蚀出分离槽及栅极凹槽,分离槽和栅极凹槽底部及四周填充高介电常数介质材料,随后使用二氧化硅将分离槽填满,分离槽及栅极凹槽的刻蚀、淀积均可同时进行;分离槽结构的漂移区纵向拓展电流传导区域并增加高介电常数介质调制面积,有效提高漂移区掺杂浓度;使用高介电常数介质材料制备的槽型栅MIS电容增大,电子积累层密度增大,在保证耐压不变的情况下降低器件导通电阻。

    基于环形振荡器PUF的加密测试电路

    公开(公告)号:CN115357949A

    公开(公告)日:2022-11-18

    申请号:CN202211299122.6

    申请日:2022-10-24

    Abstract: 本发明属于硬件安全技术领域,公开了一种基于环形振荡器PUF的加密测试电路,包括密钥生成模块电路、测试向量输入与判决模块电路和安全扫描链电路;所述密钥生成模块电路产生密钥寄存在安全扫描链电路中;所述测试向量输入与判决模块电路判断输入的明文对汉明距离进行判断,输出判断信号为1或0,从而判断进入安全扫描链电路的为随机序列和正确的扫描测试向量的异或值或正确的扫描测试向量。本发明在解决电压影响的基础上减小PUF的面积以及功耗,生成密钥,并且对密钥进行进一步保护。

    一种基于相关双采样的伪差分结构微弱电流积分电路

    公开(公告)号:CN111510079B

    公开(公告)日:2022-10-04

    申请号:CN202010298601.0

    申请日:2020-04-16

    Abstract: 本发明公开了一种基于相关双采样的伪差分结构微弱电流积分电路,包括一个带输入共模反馈的电路的差分放大器A1、一个寄生等效电容Cp、一个哑电容Cdum、两个对称的输入共模反馈电容、两个对称的反馈电容、两个对称的自归零电容。本发明采用相关双采样电路将输入电流信号转换成保持电容上的电压,通过自归零电容存储放大器的失调和低频噪声信息。运用伪差分结构的电路来减少MOS开关工作时的电荷注入和时钟馈通效应。引入输入共模反馈电路来抑制放大器A1输入端的共模波动,减小因共模‑差模变换导致的误差。

    一种可控的Chiplet串行测试电路

    公开(公告)号:CN114578217B

    公开(公告)日:2022-08-09

    申请号:CN202210485039.1

    申请日:2022-05-06

    Abstract: 本发明公开一种可控的Chiplet串行测试电路,属于半导体器件在制造或处理过程中的测试或测量的技术领域。该测试电路包括主控测试模块、从控测试模块、时钟控制模块、输出模块,主控测试模块由测试访问端口模块、段插入位模块、测试数据寄存器模块组成,通过主控测试模块生成测试控制信号,从控测试模块接收到测试控制信号后分别控制从控芯粒的测试输入信号。同时,测试控制信号输入至时钟控制模块,得到从控芯粒的时钟信号。测试输出模块的输出信号由测试控制信号确定。该测试电路利用外部测试端口直接控制多芯粒集成电路的内部测试信号,实现对芯粒测试选择以及最终测试输出,保证各芯粒测试的有效性及独立性。

    一种可控的Chiplet串行测试电路

    公开(公告)号:CN114578217A

    公开(公告)日:2022-06-03

    申请号:CN202210485039.1

    申请日:2022-05-06

    Abstract: 本发明公开一种可控的Chiplet串行测试电路,属于半导体器件在制造或处理过程中的测试或测量的技术领域。该测试电路包括主控测试模块、从控测试模块、时钟控制模块、输出模块,主控测试模块由测试访问端口模块、段插入位模块、测试数据寄存器模块组成,通过主控测试模块生成测试控制信号,从控测试模块接收到测试控制信号后分别控制从控芯粒的测试输入信号。同时,测试控制信号输入至时钟控制模块,得到从控芯粒的时钟信号。测试输出模块的输出信号由测试控制信号确定。该测试电路利用外部测试端口直接控制多芯粒集成电路的内部测试信号,实现对芯粒测试选择以及最终测试输出,保证各芯粒测试的有效性及独立性。

    一种应用于高速模数转换器的高速比较器

    公开(公告)号:CN113872574A

    公开(公告)日:2021-12-31

    申请号:CN202111167785.8

    申请日:2021-09-29

    Abstract: 一种应用于高速模数转换器的高速比较器,包括比较器模块和回转器两个模块。所述的比较器模块由前置放大电路、输入缓冲再生电路,复位电路三个部分构成。前置放大电路将差分输入信号放大,输入缓冲再生电路部分利用锁存器实现再生的目的,复位电路利用高电平实现复位。所述的回转器通过与再生电路的输出相连,建立外部充电路径,形成负电容与再生电路中的寄生电容抵消,从而达到减少寄生电容的目的。本发明利用基于回转器的电容消除技术,消除了寄生电容对高速比较器的速度的限制,能够有效提高比较器的速度。

    一种采用动态阈值技术的时间数字转换器

    公开(公告)号:CN109884873B

    公开(公告)日:2021-10-29

    申请号:CN201810366965.0

    申请日:2018-04-23

    Abstract: 本发明涉及一种采用动态阈值技术的时间数字转换器,适用于近阈值电源电压环境下,包括游尺延迟线TDC电路和编码器电路,其中游尺延迟线TDC电路判别START和STOP信号的时间差,并以二进制的形式输出相应的结果。由于采用较低的电源电压,晶体管的过驱动电压不足,电路工作的电流会减小,因此游尺延迟线TDC的工作时间将大幅度的延长。本发明采用动态阈值技术,将晶体管的衬底与栅端相连,这样衬底的电位会随着栅电压的变化而变化,晶体管的阈值电压会大幅度降低,源漏电流也会增加,也能最大程度地避免泄露电流的产生,提高了电路的速度和可靠性。

Patent Agency Ranking