基于交叉耦合密勒电容抗SEU加固的新型存储单元

    公开(公告)号:CN103886894A

    公开(公告)日:2014-06-25

    申请号:CN201410084629.9

    申请日:2014-03-10

    Abstract: 本发明公开了一种基于交叉耦合密勒电容抗SEU加固的新型存储单元,包括存储单元,其特征在于:所述存储单元为DICE存储单元,所述DICE存储单元四个节点中的每两个节点之间设置有密勒电容。本发明的有益之处在于:在DICE存储单元的节点之间连接交叉耦合密勒电容,可以实现用较小的电容获得较大的电容。在电路尺寸上,密勒电容不会明显增加器件面积,可以满足集成电路尺寸越来越小的要求。交叉耦合密勒电容的增加提高了节点翻转的临界点电荷,降低了相同数量的收集电荷能够引起的节点电压的改变,增加了DICE存储单元两个反相器之间的反馈延时时间,提高了DICE存储单元多节点抗SEU加固能力,避免两个节点同时受到辐射影响可能发生反转现象。

    一种基于改进YOLOv5的小样本芯片外观缺陷检测方法及检测系统

    公开(公告)号:CN116228740A

    公开(公告)日:2023-06-06

    申请号:CN202310363269.5

    申请日:2023-04-07

    Applicant: 河海大学

    Abstract: 本发明公开了一种基于改进YOLOv5的小样本芯片外观缺陷检测方法及检测系统,该方法包括获取有缺陷的图像作为原始数据集;利用原始数据集训练生成对抗网络,从而获得扩增数据集;在YOLOv5神经网络模型中引入CBAM注意力机制,获得改进YOLOv5:利用扩增数据集训练改进YOLOv5神经网络模型,获得缺陷检测模型;获取待测芯片的图片,并进行预处理后输入缺陷检测模型中进行检测,将检测出有缺陷的图片输入到显示器进行显示,根据显示的图片找出对应的芯片;该系统包括模型训练模块、图片采集模块、显示和打标模块。本发明解决了现有技术中基于YOLOv4网络构建的缺陷检测所用的深度学习网络模型存在着缺陷数据量过少容易导致网络模型过拟合的问题。

    一种基于近似乘法器的低功耗卷积运算电路

    公开(公告)号:CN111428863B

    公开(公告)日:2023-05-16

    申请号:CN202010206964.7

    申请日:2020-03-23

    Abstract: 本发明公开了一种基于近似乘法器的低功耗卷积运算电路,包括卷积操作模块,近似卷积计算方式生成模块,近似乘法器模块以及近似加法器模块;卷积操作模块包括输入向量矩阵,卷积核矩阵,近似卷积计算方式以及输出近似向量矩阵;近似卷积计算方式生成模块的输入包括精确计算方式、近似乘法运算;近似乘法器模块的输入包括两个乘数A、B以及乘法近似程度DM,近似加法器模块的输入包括待累加部分积矩阵、加法近似程度DA;本发明通过设计高精度的近似乘法器和近似加法器,生成高精度的近似卷积计算方式。用近似卷积计算方式替换原有卷积操作中的计算方式,可以在满足卷积操作输出精度要求的前提下,有效地减少计算开销,实现低功耗的卷积操作。

    基于马尔可夫链的自组织中心K-means微电网场景划分方法

    公开(公告)号:CN110765582B

    公开(公告)日:2022-08-16

    申请号:CN201910903963.5

    申请日:2019-09-24

    Abstract: 本发明公开了一种基于马尔可夫链的自组织中心K‑means微电网场景划分方法,步骤1:采集微电网运行的功率数据,步骤2:根据微电网场景划分的需求,利用步骤1采集的微电网数据,构建微电网马尔可夫链模型;步骤3:根据步骤2构建的微电网马尔可夫链模型,生成微电网原始场景集合;步骤4:根据改进自组织中心K‑means场景削减算法,得到简化的微电网运行场景。本发明利用微电网马尔可夫链模型,生成微电网场景原始集合,并利用改进自组织中心K‑means场景削减算法,得到简化的微电网运行场景。

    一种抗单粒子效应的SAR-ADC
    85.
    发明授权

    公开(公告)号:CN108880552B

    公开(公告)日:2022-04-22

    申请号:CN201810729951.0

    申请日:2018-07-05

    Abstract: 本发明提供一种抗单粒子效应的SAR‑ADC,包括控制逻辑、加固的SAR算法模块、比较器、比较器副本、权电容数模转换器DAC、权电容数模转换器的复制DAC副本、时钟处理模块及数据处理模块。本发明对现有的抗单粒子效应的权电容式SAR‑ADC的设计进行改进,可以在具有更好的可靠性的基础上提高电路的面积及功耗,可应用于航空航天,医疗器械等具有较强辐射环境下的数据转化,通过对易受单粒子影响的电路结构进行冗余提高系统或器件工作的可靠性。

    一种多型号的轴承清洗功能的机械臂

    公开(公告)号:CN110340063B

    公开(公告)日:2021-09-28

    申请号:CN201910725058.5

    申请日:2019-08-07

    Abstract: 本发明公开了一种多型号的轴承清洗功能的机械臂,包括底座,底座底端四角处分别固定安装有四个支腿,底座顶端一侧固定安装有清洗箱,清洗箱的一侧固定连接有出水管,出水管的一端伸入清洗箱内,出水管与清洗箱相通,出水管的另一端固定安装有第一阀门,底座顶端贴合设有旋转板,旋转板的侧壁上固定套接有齿环,旋转板顶端固定安装有蓄水箱,蓄水箱底端固定连接有进水管,进水管的一端伸入蓄水箱内并与蓄水箱相通,进水管另一端穿过旋转板和底座,进水管与底座旋转连接,进水管的穿出端上固定安装有第二阀门,底座底端固定连接有U形板,本装置通过更换不同大小的橡胶块套接在竖杆上,从而使不同规格的轴承可以在本装置内进行固定。

    基于对位和声关系的LSTM多轨音乐生成方法

    公开(公告)号:CN112017621A

    公开(公告)日:2020-12-01

    申请号:CN202010772227.3

    申请日:2020-08-04

    Abstract: 本发明公开了基于对位和声关系的LSTM多轨音乐生成方法,包括如下步骤:S1,构建音频MIDI数据集,S2,提取MIDI文件中的主旋律与和声旋律,并且构建对位关系矩阵。S3,利用主旋律训练生成旋律的长短期神经网络,并用对位关系矩阵训练生成和声的长短期神经网络。通过两条网络分别生成多条旋律,合成为多轨音乐。本发明在音频MIDI数据集的基础上,实现了带有和声的复杂音乐旋律的生成,打破了传统基于和弦编曲的固定套路,为乐曲创作提供了一种新的方法。

    一种组合逻辑电路抗单粒子错误的选择性加固方法

    公开(公告)号:CN108320767B

    公开(公告)日:2020-07-28

    申请号:CN201810145318.7

    申请日:2018-02-12

    Abstract: 本发明旨在针对目前存在的软错误使组合逻辑电路的可靠性降低而现有解决软错误的方法带来的巨大功耗和面积消耗的问题,提供一种组合逻辑电路抗单粒子错误的选择性加固方法,包括步骤:拓扑排序处理;预先设置各输出端权重;计算错误传播概率:计算某一门产生错误传播到各输出端的错误传播概率一,错误传播概率一乘以相应的输出端权重得到错误传播概率二,取所有输出端得到的错误传播概率二中的最大值,即为所述门的错误传播概率;根据计算得到的各个门的错误传播概率,生成门错误传播概率排序表,根据需求的加固百分比选择相应数量的门进行加固,最后输出加固后的电路网表。本发明提高电路软错误可靠性的同时减小电路面积和功耗开销。

    一种双节点单粒子翻转免疫的存储单元及锁存器

    公开(公告)号:CN111223503A

    公开(公告)日:2020-06-02

    申请号:CN202010166538.5

    申请日:2020-03-11

    Abstract: 本发明公开了一种双节点单粒子翻转免疫的存储单元及锁存器,所述存储单元包括电源,八个支路以及每个支路上各有一个节点,每个支路上还包括2个PMOS管和2个NMOS管;每个支路通过节点与其他支路上的PMOS管和NMOS管栅极连接,实现第一、三、五、七支路各自分别与第二、四、六、八支路连接,第二、四、六、八支路各自分别与第一、三、五、七支路连接。所述锁存器还包括逻辑电路。通过该结构,任意两个节点受到高能粒子打击发生翻转逻辑值发生变化时,其他节点逻辑值均不发生改变,同时NMOS会将节点逻辑变化消除,实现存储单元的逻辑状态恢复。

    一种数字滤波器的设计及验证方法

    公开(公告)号:CN110830004A

    公开(公告)日:2020-02-21

    申请号:CN201911142366.1

    申请日:2019-11-20

    Abstract: 本发明公开了一种数字滤波器的设计及验证方法,所述设计方法包括:导入设定好FIR滤波器滤波参数的FIR滤波器的IP核、FPGA内部PS的IP核、AXI总线协议的IP核、FIFO内部寄存器的IP核;根据设定的FIR滤波器滤波参数构建混频信号波形,导出混频信号的矩阵参数;根据信号流向对所有IP核进行连线,搭建数字滤波器硬件电路;所述验证方法包括:在FPGA内部的PS端通过对于FIFO内部寄存器的读写操作,写入混频的矩阵参数,同时将经过FIR滤波之后的信号矩阵参数通过串口传输的方式输入到上位机,通过FPGA进行信号还原以此验证FIR滤波器的正确性。本发明有利于滤波器设计的最优化。

Patent Agency Ranking