-
公开(公告)号：CN110569161B
公开(公告)日：2022-09-09
申请号：CN201910869307.8
申请日：2019-09-16
Applicant: 河海大学常州校区
Abstract: 本发明涉及一种基于反馈移位寄存器的电路故障注入系统，包括电路预处理模块、伪随机数生成器、控制模块、结果输出模块。电路预处理模块将四路选择器插入需要故障注入的电路节点上；伪随机数生成器生成随机数用于模拟空间下辐射对电路的随机攻击；控制模块控制电路的工作包括故障注入的开始与结束；结果输出模块输出电路的正常工作结果和故障注入情况下的故障注入误结果。结合输出模块的输出结果和伪随机数生成器的结构，可以分析出电路的故障注入节点的敏感度。该方法用于模拟电磁辐射对电路的影响，不需要外部输入即可完成随机故障注入，节约故障注入电路IO口资源，无需冗余结构分析电路结果，减少故障注入电路面积。
-
公开(公告)号：CN110569161A
公开(公告)日：2019-12-13
申请号：CN201910869307.8
申请日：2019-09-16
Applicant: 河海大学常州校区
Abstract: 本发明涉及一种基于反馈移位寄存器的电路故障注入系统，包括电路预处理模块、伪随机数生成器、控制模块、结果输出模块。电路预处理模块将四路选择器插入需要故障注入的电路节点上；伪随机数生成器生成随机数用于模拟空间下辐射对电路的随机攻击；控制模块控制电路的工作包括故障注入的开始与结束；结果输出模块输出电路的正常工作结果和故障注入情况下的故障注入误结果。结合输出模块的输出结果和伪随机数生成器的结构，可以分析出电路的故障注入节点的敏感度。该方法用于模拟电磁辐射对电路的影响，不需要外部输入即可完成随机故障注入，节约故障注入电路IO口资源，无需冗余结构分析电路结果，减少故障注入电路面积。
-
公开(公告)号：CN106971753B
公开(公告)日：2019-06-04
申请号：CN201610878141.2
申请日：2017-01-09
Applicant: 河海大学常州校区
IPC: G11C7/24
Abstract: 本发明公开一种抗SEU加固的锁存器结构，包括存储单元、前置逻辑电路，所述存储单元包括第一支路、第二支路、第三支路、第四支路、第五支路、第六支路，所述存储单元还包括节点A、节点B1、节点B2、节点C1、节点C2、节点D，所述节点A设置于所述第一支路上，所述节点B1设置于所述第二支路上，所述节点B2设置于所述第三支路上，所述节点C1设置于所述第四支路上，所述节点C2设置于所述第五支路上，所述节点D设置于所述第六支路上，所述前置逻辑电路的输出端分别与所述节点B1、所述节点B2、所述节点C1、所述节点C2相连接。本发明通过增加冗余存储节点，增加抗SEU的性能，当其中任一存储节点发生0→1和1→0的翻转，本发明都有正确的逻辑输出。
-
公开(公告)号：CN108880552A
公开(公告)日：2018-11-23
申请号：CN201810729951.0
申请日：2018-07-05
Applicant: 河海大学常州校区
IPC: H03M1/38
Abstract: 本发明提供一种抗单粒子效应的SAR‑ADC，包括控制逻辑、加固的SAR算法模块、比较器、比较器副本、权电容数模转换器DAC、权电容数模转换器的复制DAC副本、时钟处理模块及数据处理模块。本发明对现有的抗单粒子效应的权电容式SAR‑ADC的设计进行改进，可以在具有更好的可靠性的基础上提高电路的面积及功耗，可应用于航空航天，医疗器械等具有较强辐射环境下的数据转化，通过对易受单粒子影响的电路结构进行冗余提高系统或器件工作的可靠性。
-
公开(公告)号：CN106971753A
公开(公告)日：2017-07-21
申请号：CN201610878141.2
申请日：2017-01-09
Applicant: 河海大学常州校区
IPC: G11C7/24
CPC classification number: G11C7/24
Abstract: 本发明公开一种抗SEU加固的锁存器结构，包括存储单元、前置逻辑电路，所述存储单元包括第一支路、第二支路、第三支路、第四支路、第五支路、第六支路，所述存储单元还包括节点A、节点B1、节点B2、节点C1、节点C2、节点D，所述节点A设置于所述第一支路上，所述节点B1设置于所述第二支路上，所述节点B2设置于所述第三支路上，所述节点C1设置于所述第四支路上，所述节点C2设置于所述第五支路上，所述节点D设置于所述第六支路上，所述前置逻辑电路的输出端分别与所述节点B1、所述节点B2、所述节点C1、所述节点C2相连接。本发明通过增加冗余存储节点，增加抗SEU的性能，当其中任一存储节点发生0→1和1→0的翻转，本发明都有正确的逻辑输出。
-
Patent Agency Ranking
公开(公告)号：CN106533420A
公开(公告)日：2017-03-22
申请号：CN201610948837.8
申请日：2016-10-26
Applicant: 河海大学常州校区
IPC: H03K19/003
Abstract: 本发明公开了一种抗单粒子翻转的锁存器，包括第一输出支路、第二输入支路、第三输入支路、第四输出支路；所述第二输入支路包括传输门(1)、传输门(2)、第二冗余支路(1)、第二冗余支路(2)、第二判决支路、反相器(1)；所述第三输入支路包括传输门(3)、传输门(4)、第三冗余支路(1)、第三冗余支路(2)、第三判决支路、反相器三输入支路中的第二/三冗余支路、第二/三判决支路实现抗SEU加固的效果，再经过反相器(1)和反相器(2)实现反相，最终通过第一/四输出支路输出节点A(＝X’)和输出节点D(＝X)，实现抗SEU加固的功能。(2)。本发明通过输入X和输入X’分别经过第二/
-
公开(公告)号：CN108880552B
公开(公告)日：2022-04-22
申请号：CN201810729951.0
申请日：2018-07-05
Applicant: 河海大学常州校区
IPC: H03M1/38
Abstract: 本发明提供一种抗单粒子效应的SAR‑ADC，包括控制逻辑、加固的SAR算法模块、比较器、比较器副本、权电容数模转换器DAC、权电容数模转换器的复制DAC副本、时钟处理模块及数据处理模块。本发明对现有的抗单粒子效应的权电容式SAR‑ADC的设计进行改进，可以在具有更好的可靠性的基础上提高电路的面积及功耗，可应用于航空航天，医疗器械等具有较强辐射环境下的数据转化，通过对易受单粒子影响的电路结构进行冗余提高系统或器件工作的可靠性。
-
公开(公告)号：CN106533420B
公开(公告)日：2019-12-31
申请号：CN201610948837.8
申请日：2016-10-26
Applicant: 河海大学常州校区
IPC: H03K19/003
Abstract: 本发明公开了一种抗单粒子翻转的锁存器，包括第一输出支路、第二输入支路、第三输入支路、第四输出支路；所述第二输入支路包括传输门(1)、传输门(2)、第二冗余支路(1)、第二冗余支路(2)、第二判决支路、反相器(1)；所述第三输入支路包括传输门(3)、传输门(4)、第三冗余支路(1)、第三冗余支路(2)、第三判决支路、反相器(2)。本发明通过输入X和输入X’分别经过第二/三输入支路中的第二/三冗余支路、第二/三判决支路实现抗SEU加固的效果，再经过反相器(1)和反相器(2)实现反相，最终通过第一/四输出支路输出节点A(＝X’)和输出节点D(＝X)，实现抗SEU加固的功能。
-
公开(公告)号：CN106373605A
公开(公告)日：2017-02-01
申请号：CN201610841737.5
申请日：2016-09-22
Applicant: 河海大学常州校区
IPC: G11C11/412
CPC classification number: G11C11/4125
Abstract: 本发明公开了一种抗单节点SEU加固的新型SRAM单元，其特征在于，包括新型存储单元、SRAM读写电路(1)、SRAM读写电路(2)，所述新型存储单元包括第一支路、第二支路、第三支路、第四支路，所述第一支路的输出端与所述第二/四支路的输入端相连接，所述第二支路的输出端与所述第一/三支路的输入端相连接，所述第三支路的输出端与所述第二/四支路的输入端相连接，所述第四支路的输出端与所述第一/三支路的输入端相连接，所述新型存储单元还包括节点A、节点B、节点C、节点D。本发明的电路中通过晶体管冗余来增加抗SEU加固的强度，当其中任一存储节点发生0至1和1至0的翻转，该结构都会具有正确的逻辑输出。
-
公开(公告)号：CN208938101U
公开(公告)日：2019-06-04
申请号：CN201721831685.X
申请日：2017-12-25
Applicant: 河海大学常州校区
IPC: G06F17/50
Abstract: 一种快速评估电路软错误率的系统，包括注错模块、电路组合模块和电路软错误处理模块，所述三模块之间通过寄存器总线相连，所述电路组合模块包括原始电路和n组加固副本，且所述原始电路和n组加固副本的一端各自分别连接注错模块的激励信号端口和注错信号端口，另一端各自单独通过输出总线连接电路软错误处理模块的输入端。本实用新型提供了一种可自定义仿真注错门数可自定义，注错时间可自定义，注错次数可自定义的仿真系统，并且仿真速度得到了大幅提升。
-
-
-
-
-
-
-
-
-
Search Results
11
records
(took 0.025 seconds)
