外延晶片、半导体元件、外延晶片的制造方法、以及半导体元件的制造方法

    公开(公告)号:CN107004579A

    公开(公告)日:2017-08-01

    申请号:CN201580064038.8

    申请日:2015-11-06

    Abstract: 本发明提供一种外延晶片,其特征在于,具有:硅系基板;第一缓冲层,配置于硅系基板上,具有第一多层结构缓冲区域与第一插入层,前述第一多层结构缓冲区域由AlxGa1‑xN层与AlyGa1‑yN层交互配置而成,前述第一插入层由比AlyGa1‑yN层更厚的AlzGa1‑zN层构成,x>y、x>z,前述第一缓冲层由第一多层结构缓冲区域与第一插入层交互配置而成;第二缓冲层,配置于第一缓冲层上,具有第二多层结构缓冲区域与第二插入层,前述第二多层结构缓冲区域由AlαGa1‑αN层与AlβGa1‑βN层交互配置而成,前述第二插入层由比AlβGa1‑βN层更厚的AlγGa1‑γN层构成,α>β、α>γ,前述第二缓冲层由第二多层结构缓冲区域与第二插入层交互配置而成;以及,通道层,配置于第二缓冲层上,比第二插入层更厚,并且,第二缓冲层的平均铝组成比第一缓冲层的平均铝组成更高。由此,提供一种外延晶片,能够降低晶片的翘曲并抑制发生内部龟裂。

    外延晶片、半导体元件、外延晶片的制造方法、以及半导体元件的制造方法

    公开(公告)号:CN107004579B

    公开(公告)日:2020-03-10

    申请号:CN201580064038.8

    申请日:2015-11-06

    Abstract: 本发明提供一种外延晶片,其特征在于,具有:硅系基板;第一缓冲层,配置于硅系基板上,具有第一多层结构缓冲区域与第一插入层,前述第一多层结构缓冲区域由AlxGa1‑xN层与AlyGa1‑yN层交互配置而成,前述第一插入层由比AlyGa1‑yN层更厚的AlzGa1‑zN层构成,x>y、x>z,前述第一缓冲层由第一多层结构缓冲区域与第一插入层交互配置而成;第二缓冲层,配置于第一缓冲层上,具有第二多层结构缓冲区域与第二插入层,前述第二多层结构缓冲区域由AlαGa1‑αN层与AlβGa1‑βN层交互配置而成,前述第二插入层由比AlβGa1‑βN层更厚的AlγGa1‑γN层构成,α>β、α>γ,前述第二缓冲层由第二多层结构缓冲区域与第二插入层交互配置而成;以及,通道层,配置于第二缓冲层上,比第二插入层更厚,并且,第二缓冲层的平均铝组成比第一缓冲层的平均铝组成更高。由此,提供一种外延晶片,能够降低晶片的翘曲并抑制发生内部龟裂。

    半导体基板及半导体元件

    公开(公告)号:CN106165072B

    公开(公告)日:2020-02-28

    申请号:CN201580018718.6

    申请日:2015-03-05

    Abstract: 本发明是一种半导体基板,其具有:基板;所述基板上的缓冲层;高电阻层,其由所述缓冲层上的氮化物系半导体所构成且包含过渡金属和碳;以及,通道层,其由所述高电阻层上的氮化物系半导体所构成;所述半导体基板的特征在于,所述高电阻层具有减少层,所述减少层邻接于所述通道层,并且所述过渡金属浓度是自所述缓冲层侧朝向所述通道层侧减少;并且,碳浓度朝向所述通道层减少的减少率,比所述过渡金属浓度朝向所述通道层减少的减少率更大。由此,提供一种半导体基板,其能够一面降低通道层内的碳浓度和过渡金属浓度,一面谋求高电阻层的通道层侧区域的高电阻化。

Patent Agency Ranking