公开(公告)号：CN108140582B

公开(公告)日：2021-06-04

申请号：CN201680058423.6

申请日：2016-08-29

Applicant: 三垦电气株式会社 ,  信越半导体股份有限公司

Inventor： 鹿内洋志 ,  佐藤宪 ,  篠宫胜 ,  土屋庆太郎 ,  萩本和德

IPC: H01L21/338 ,  H01L21/205 ,  H01L21/336 ,  H01L29/778 ,  H01L29/78 ,  H01L29/812

Abstract: 本发明提供一种半导体衬底，其特征在于，具备：基板；缓冲层，其设置于前述基板上并且由氮化物半导体构成；以及，沟道层，其设置于前述缓冲层上并且由氮化物半导体构成；其中，前述缓冲层包含：第一区域，其设置于前述基板侧，所述第一区域的硼浓度比受体元素浓度更高；以及，第二区域，其设置于前述第一区域上，所述第二区域的硼浓度比前述第一区域的硼浓度更低，并且所述第二区域的受体元素浓度比前述第一区域的受体元素浓度更高。由此，提供一种半导体衬底，其能够维持高的纵向耐压并且得到高的凹坑抑制效果。

公开(公告)号：CN104541359B

公开(公告)日：2018-04-20

申请号：CN201380025249.1

申请日：2013-04-19

Applicant: 三垦电气株式会社 ,  信越半导体股份有限公司

Inventor： 佐藤宪 ,  后藤博一 ,  鹿内洋志 ,  土屋庆太郎 ,  篠宫胜 ,  萩本和徳

IPC: H01L21/205 ,  C23C16/34 ,  C30B29/38 ,  H01L21/338 ,  H01L29/778 ,  H01L29/812 ,  H01L33/32

CPC classification number: H01L21/0262 ,  C23C16/303 ,  C30B25/02 ,  C30B29/403 ,  H01L21/02381 ,  H01L21/02458 ,  H01L21/02507 ,  H01L21/0254 ,  H01L29/155 ,  H01L29/2003 ,  H01L29/7787 ,  H01L33/32

Abstract: 本发明是一种氮化物半导体装置的制造方法，其于导入有III族元素原料气体和V族元素原料气体的反应炉内，使III‑V族氮化物半导体的多层膜生长，所述氮化物半导体装置的制造方法的特征在于，包括以下步骤：以V族元素原料气体的第1原料气体流量和第1载气流量，使第1氮化物半导体层生长的步骤；及，以比V族元素原料气体的第1原料气体流量少的第2原料气体流量、和比第1载气流量多的第2载气流量，使第2氮化物半导体层生长的步骤；并且，积层第1氮化物半导体层与第2氮化物半导体层。由此，提供一种氮化物半导体装置的制造方法，其使III‑V族氮化物半导体层的积层结构体以适合各层的V/III比来生长。

公开(公告)号：CN107112242B

公开(公告)日：2020-11-13

申请号：CN201580072647.8

申请日：2015-12-18

Applicant: 信越半导体股份有限公司 ,  三垦电气株式会社

Inventor： 萩本和德 ,  篠宫胜 ,  土屋庆太郎 ,  后藤博一 ,  佐藤宪 ,  鹿内洋志

IPC: H01L21/338 ,  H01L21/20 ,  H01L21/336 ,  H01L29/778 ,  H01L29/78 ,  H01L29/812

Abstract: 本发明是一种电子器件用外延基板，其具有：硅系基板；AlN初始层，其被设置于该硅系基板上；以及，缓冲层，其被设置于该AlN初始层上；前述AlN初始层的位于前述缓冲层侧的表面的粗糙度Sa为4nm以上。由此，提供了一种电子器件用外延基板，其能够抑制缓冲层构造的V形凹坑，并改善制作电子器件时的纵向漏泄电流特性。

公开(公告)号：CN105247665A

公开(公告)日：2016-01-13

申请号：CN201480031054.2

申请日：2014-05-02

Applicant: 三垦电气株式会社 ,  信越半导体股份有限公司

Inventor： 鹿内洋志 ,  佐藤宪 ,  后藤博一 ,  篠宫胜 ,  土屋庆太郎 ,  萩本和德

IPC: H01L21/338 ,  H01L21/20 ,  H01L21/205 ,  H01L21/336 ,  H01L29/778 ,  H01L29/78 ,  H01L29/812

CPC classification number: H01L29/7783 ,  H01L21/02381 ,  H01L21/02458 ,  H01L21/02507 ,  H01L21/0254 ,  H01L29/1075 ,  H01L29/2003 ,  H01L29/205 ,  H01L29/66462 ,  H01L29/7786 ,  H01L29/7787

Abstract: 本发明是一种半导体装置，其特征在于，其具有：硅系基板；第一缓冲层，该第一缓冲层设置于前述硅系基板上，由含有Al成份的第一层与Al含量比前述第一层少的第二层交互积层而成；第二缓冲层，该第二缓冲层设置于前述第一缓冲层上，由含有Al成份的第三层与Al含量比前述第三层少的第四层交互积层而成；及，第三缓冲层，该第三缓冲层设置于前述第二缓冲层上，由含有Al成份的第五层与Al含量比前述第五层少的第六层交互积层而成；并且，整体来说，前述第二缓冲层的Al含量，比前述第一缓冲层和前述第三缓冲层多。由此，提供一种半导体装置，其可减低施加在缓冲层上的应力，并抑制漏电流、改善有源层顶面的平坦性。

公开(公告)号：CN105247658A

公开(公告)日：2016-01-13

申请号：CN201480031048.7

申请日：2014-05-02

Applicant: 三垦电气株式会社 ,  信越半导体股份有限公司

Inventor： 鹿内洋志 ,  佐藤宪 ,  后藤博一 ,  篠宫胜 ,  土屋庆太郎 ,  萩本和德

IPC: H01L21/205 ,  H01L21/338 ,  H01L29/778 ,  H01L29/812

CPC classification number: H01L21/0254 ,  H01L21/02378 ,  H01L21/02381 ,  H01L21/02458 ,  H01L21/02507 ,  H01L21/0251 ,  H01L29/1075 ,  H01L29/157 ,  H01L29/2003 ,  H01L29/205 ,  H01L29/36 ,  H01L29/66462 ,  H01L29/7786 ,  H01L29/7787

Abstract: 本发明是一种半导体基板，其特征在于，其具有：硅系基板；缓冲层，该缓冲层设于前述硅系基板上，且由含有硼的氮化物系半导体所构成；及，有源层，该有源层被形成于前述缓冲层上；并且，前述缓冲层的硼浓度，从前述硅系基板侧朝向前述有源层侧逐渐减少。由此，本发明提供一种半导体基板，其在缓冲层中含有足够得到位错抑制效果的硼，并且硼不会扩散到有源层。

公开(公告)号：CN108140582A

公开(公告)日：2018-06-08

申请号：CN201680058423.6

申请日：2016-08-29

Applicant: 三垦电气株式会社 ,  信越半导体股份有限公司

Inventor： 鹿内洋志 ,  佐藤宪 ,  篠宫胜 ,  土屋庆太郎 ,  萩本和德

IPC: H01L21/338 ,  H01L21/205 ,  H01L21/336 ,  H01L29/778 ,  H01L29/78 ,  H01L29/812

CPC classification number: H01L21/205 ,  H01L29/778 ,  H01L29/78 ,  H01L29/812

Abstract: 本发明提供一种半导体衬底，其特征在于，具备：基板；缓冲层，其设置于前述基板上并且由氮化物半导体构成；以及，沟道层，其设置于前述缓冲层上并且由氮化物半导体构成；其中，前述缓冲层包含：第一区域，其设置于前述基板侧，所述第一区域的硼浓度比受体元素浓度更高；以及，第二区域，其设置于前述第一区域上，所述第二区域的硼浓度比前述第一区域的硼浓度更低，并且所述第二区域的受体元素浓度比前述第一区域的受体元素浓度更高。由此，提供一种半导体衬底，其能够维持高的纵向耐压并且得到高的凹坑抑制效果。

公开(公告)号：CN105247658B

公开(公告)日：2018-02-13

申请号：CN201480031048.7

申请日：2014-05-02

Applicant: 三垦电气株式会社 ,  信越半导体股份有限公司

Inventor： 鹿内洋志 ,  佐藤宪 ,  后藤博一 ,  篠宫胜 ,  土屋庆太郎 ,  萩本和德

IPC: H01L21/205 ,  H01L21/338 ,  H01L29/778 ,  H01L29/812

CPC classification number: H01L21/0254 ,  H01L21/02378 ,  H01L21/02381 ,  H01L21/02458 ,  H01L21/02507 ,  H01L21/0251 ,  H01L29/1075 ,  H01L29/157 ,  H01L29/2003 ,  H01L29/205 ,  H01L29/36 ,  H01L29/66462 ,  H01L29/7786 ,  H01L29/7787

Abstract: 本发明是一种半导体基板，其特征在于，其具有：硅系基板；缓冲层，该缓冲层设于前述硅系基板上，且由含有硼的氮化物系半导体所构成；及，有源层，该有源层被形成于前述缓冲层上；并且，前述缓冲层的硼浓度，从前述硅系基板侧朝向前述有源层侧逐渐减少。由此，本发明提供一种半导体基板，其在缓冲层中含有足够得到位错抑制效果的硼，并且硼不会扩散到有源层。

公开(公告)号：CN107112242A

公开(公告)日：2017-08-29

申请号：CN201580072647.8

申请日：2015-12-18

Applicant: 信越半导体股份有限公司 ,  三垦电气株式会社

Inventor： 萩本和德 ,  篠宫胜 ,  土屋庆太郎 ,  后藤博一 ,  佐藤宪 ,  鹿内洋志

IPC: H01L21/338 ,  H01L21/20 ,  H01L21/336 ,  H01L29/778 ,  H01L29/78 ,  H01L29/812

Abstract: 本发明是一种电子器件用外延基板，其具有：硅系基板；AlN初始层，其被设置于该硅系基板上；以及，缓冲层，其被设置于该AlN初始层上；前述AlN初始层的位于前述缓冲层侧的表面的粗糙度Sa为4nm以上。由此，提供了一种电子器件用外延基板，其能够抑制缓冲层构造的V形凹坑，并改善制作电子器件时的纵向漏泄电流特性。

公开(公告)号：CN107004579A

公开(公告)日：2017-08-01

申请号：CN201580064038.8

申请日：2015-11-06

Applicant: 三垦电气株式会社 ,  信越半导体股份有限公司

Inventor： 佐藤宪 ,  鹿内洋志 ,  后藤博一 ,  篠宫胜 ,  土屋庆太郎 ,  萩本和德

IPC: H01L21/20 ,  C30B29/38 ,  H01L21/205 ,  H01L21/338 ,  H01L29/778 ,  H01L29/812

Abstract: 本发明提供一种外延晶片，其特征在于，具有：硅系基板；第一缓冲层，配置于硅系基板上，具有第一多层结构缓冲区域与第一插入层，前述第一多层结构缓冲区域由AlxGa1‑xN层与AlyGa1‑yN层交互配置而成，前述第一插入层由比AlyGa1‑yN层更厚的AlzGa1‑zN层构成，x>y、x>z，前述第一缓冲层由第一多层结构缓冲区域与第一插入层交互配置而成；第二缓冲层，配置于第一缓冲层上，具有第二多层结构缓冲区域与第二插入层，前述第二多层结构缓冲区域由AlαGa1‑αN层与AlβGa1‑βN层交互配置而成，前述第二插入层由比AlβGa1‑βN层更厚的AlγGa1‑γN层构成，α>β、α>γ，前述第二缓冲层由第二多层结构缓冲区域与第二插入层交互配置而成；以及，通道层，配置于第二缓冲层上，比第二插入层更厚，并且，第二缓冲层的平均铝组成比第一缓冲层的平均铝组成更高。由此，提供一种外延晶片，能够降低晶片的翘曲并抑制发生内部龟裂。

公开(公告)号：CN104541359A

公开(公告)日：2015-04-22

申请号：CN201380025249.1

申请日：2013-04-19

Applicant: 三垦电气株式会社 ,  信越半导体股份有限公司

Inventor： 佐藤宪 ,  后藤博一 ,  鹿内洋志 ,  土屋庆太郎 ,  篠宫胜 ,  萩本和徳

IPC: H01L21/205 ,  C23C16/34 ,  C30B29/38 ,  H01L21/338 ,  H01L29/778 ,  H01L29/812 ,  H01L33/32

CPC classification number: H01L21/0262 ,  C23C16/303 ,  C30B25/02 ,  C30B29/403 ,  H01L21/02381 ,  H01L21/02458 ,  H01L21/02507 ,  H01L21/0254 ,  H01L29/155 ,  H01L29/2003 ,  H01L29/7787 ,  H01L33/32

Abstract: 本发明是一种氮化物半导体装置的制造方法，其于导入有III族元素原料气体和V族元素原料气体的反应炉内，使III-V族氮化物半导体的多层膜生长，所述氮化物半导体装置的制造方法的特征在于，包括以下步骤：以V族元素原料气体的第1原料气体流量和第1载气流量，使第1氮化物半导体层生长的步骤；及，以比V族元素原料气体的第1原料气体流量少的第2原料气体流量、和比第1载气流量多的第2载气流量，使第2氮化物半导体层生长的步骤；并且，积层第1氮化物半导体层与第2氮化物半导体层。由此，提供一种氮化物半导体装置的制造方法，其使III-V族氮化物半导体层的积层结构体以适合各层的V/III比来生长。