半导体器件
    1.
    发明授权

    公开(公告)号:CN110752212B

    公开(公告)日:2024-10-01

    申请号:CN201910374990.8

    申请日:2019-05-07

    Abstract: 半导体器件包括:栅极,在衬底上沿第一方向延伸,所述栅极中的每个栅极包括栅极绝缘层、栅电极和第一间隔物;第一接触插塞,在所述栅极中的相邻栅极之间与衬底接触,第一接触插塞与所述栅极中的相应栅极的侧壁间隔开;第二接触插塞,与相应栅电极的上表面相接触,第二接触插塞在所述第一接触插塞之间;以及绝缘间隔物,在第二接触插塞和相邻的第一接触插塞之间的间隙中,绝缘间隔物接触第二接触插塞和相邻的第一接触插塞的侧壁,并且第二接触插塞和相邻的第一接触插塞的上表面基本上彼此共面。

    包括自对准接触的半导体器件及其制造方法

    公开(公告)号:CN110299321B

    公开(公告)日:2025-02-25

    申请号:CN201910071670.5

    申请日:2019-01-25

    Abstract: 提供了一种具有改进的产品可靠性的半导体器件及其制造方法。所述半导体器件包括:衬底;位于所述衬底上的栅电极;位于所述栅电极的侧壁上的第一间隔物;位于所述第一间隔物的侧壁上的导电接触,所述导电接触突出超过所述栅电极的顶表面;由所述栅电极的顶表面、所述第一间隔物的顶表面和所述导电接触的侧壁限定的沟槽;沿着所述沟槽的至少部分侧壁和所述沟槽的底表面延伸的蚀刻停止层;以及位于所述蚀刻停止层上并且填充所述沟槽的覆盖图案,其中,所述覆盖图案包括氧化硅或介电常数低于氧化硅的介电常数的低k材料。

    刻蚀方法以及利用该刻蚀方法制造半导体器件的方法

    公开(公告)号:CN110021526A

    公开(公告)日:2019-07-16

    申请号:CN201811416581.1

    申请日:2018-11-26

    Abstract: 本发明提供一种刻蚀方法和一种制造半导体器件的方法。所述刻蚀方法包括:将第一处理气体的等离子体提供到刻蚀对象,以在所述刻蚀对象上形成沉积层,所述第一处理气体包括碳氟化合物气体和惰性气体,并且所述刻蚀对象包括包含氧化硅的第一区和包含氮化硅的第二区;将惰性气体的等离子体提供到在所述刻蚀对象上具有所述沉积层的所述刻蚀对象,以活化所述氧化硅的刻蚀反应,其中,将负直流电压施加到与所述刻蚀对象分隔开以面对所述刻蚀对象的刻蚀表面的相对部,所述相对部包括硅;以及随后,提供第二处理气体的等离子体,以去除刻蚀反应产物,所述第二处理气体包括惰性气体和含氧气体。

    刻蚀方法以及利用该刻蚀方法制造半导体器件的方法

    公开(公告)号:CN110021526B

    公开(公告)日:2024-09-06

    申请号:CN201811416581.1

    申请日:2018-11-26

    Abstract: 本发明提供一种刻蚀方法和一种制造半导体器件的方法。所述刻蚀方法包括:将第一处理气体的等离子体提供到刻蚀对象,以在所述刻蚀对象上形成沉积层,所述第一处理气体包括碳氟化合物气体和惰性气体,并且所述刻蚀对象包括包含氧化硅的第一区和包含氮化硅的第二区;将惰性气体的等离子体提供到在所述刻蚀对象上具有所述沉积层的所述刻蚀对象,以活化所述氧化硅的刻蚀反应,其中,将负直流电压施加到与所述刻蚀对象分隔开以面对所述刻蚀对象的刻蚀表面的相对部,所述相对部包括硅;以及随后,提供第二处理气体的等离子体,以去除刻蚀反应产物,所述第二处理气体包括惰性气体和含氧气体。

    半导体装置
    7.
    发明授权

    公开(公告)号:CN110416210B

    公开(公告)日:2024-06-21

    申请号:CN201910206680.5

    申请日:2019-03-19

    Abstract: 提供了一种半导体装置。所述半导体装置包括:基底;栅极结构,位于基底上;第一蚀刻停止层、第二蚀刻停止层和层间绝缘层,堆叠在栅极结构上;以及接触插塞,穿透层间绝缘层、第二蚀刻停止层和第一蚀刻停止层并且接触栅极结构的侧壁。接触插塞包括具有第一宽度的下部和具有第二宽度的上部。接触插塞的下表面具有台阶形状。

    包括接触插塞的半导体器件及形成其的方法

    公开(公告)号:CN109755218A

    公开(公告)日:2019-05-14

    申请号:CN201810567838.7

    申请日:2018-06-05

    Abstract: 提供了一种半导体器件及形成其的方法。该半导体器件包括在衬底上彼此间隔开并平行地线形延伸的多个有源区域。栅电极跨越所述多个有源区域,并且相应漏极区域在有源区域的位于栅电极的第一侧的相应有源区域上和/或中,相应源极区域在有源区域的位于栅电极的第二侧的相应有源区域上和/或中。漏极插塞设置在漏极区域上,源极插塞设置在源极区域上。栅极插塞在漏极插塞与源极插塞之间设置于栅电极上,使得穿过漏极插塞的中心和源极插塞的中心的直线交叉栅极插塞。

Patent Agency Ranking