-
公开(公告)号：CN118076112A
公开(公告)日：2024-05-24
申请号：CN202311496893.9
申请日：2023-11-10
Applicant: 三星电子株式会社
Abstract: 提供了半导体存储器件和包括该半导体存储器件的电子系统。所述半导体存储器件包括：单元基板，包括第一表面和与所述第一表面相反的第二表面；第一模制堆叠件，包括依次堆叠在所述第一表面上的多个第一栅电极；第二模制堆叠件，包括依次堆叠在所述第一模制堆叠件上的多个第二栅电极；第一沟道结构，在相对于所述第一表面的第一方向上延伸并且与所述多个第一栅电极和所述多个第二栅电极交叉；以及输入/输出焊盘，位于所述第二表面上，其中，所述第一模制堆叠件包括暴露所述第二模制堆叠件的一部分的模制开口，并且所述输入/输出焊盘的至少一部分在所述第一方向上与所述模制开口交叠。
-
公开(公告)号：CN115568222A
公开(公告)日：2023-01-03
申请号：CN202210779263.1
申请日：2022-07-01
Applicant: 三星电子株式会社
Abstract: 提供了半导体装置及数据存储系统。半导体装置包括：第一结构，具有第一存储区域、第二存储区域、位于二者之间的扩展区域、以及字线；以及第二结构，具有与扩展区域交叠的电路区域。字线包括位于不同水平高度处的第一公共字线和第二公共字线以及位于相同水平高度处且间隔开的第一中间单独字线和第二中间单独字线。第一公共字线和第二公共字线均位于第一存储区域、第二存储区域和扩展区域中。第一中间单独字线在第一公共字线与第二公共字线之间的水平高度处位于第一存储区域中并且延伸到扩展区域中。第二中间单独字线位于第二存储区域中并且延伸到扩展区域中。电路区域包括连接到字线的传输晶体管。传输晶体管在扩展区域中与字线交叠。
-
公开(公告)号：CN118899299A
公开(公告)日：2024-11-05
申请号：CN202410511828.7
申请日：2024-04-26
Applicant: 三星电子株式会社
IPC: H01L23/528 , H01L25/065 , H01L25/18
Abstract: 公开了半导体器件和包括该半导体器件的半导体封装。半导体封装包括封装基板以及堆叠在封装基板上的第一芯片堆叠和第二芯片堆叠。第一芯片堆叠和第二芯片堆叠中的每个包括多个垂直堆叠的半导体芯片。每个半导体芯片包括多个第一垂直连接结构和多个第二垂直连接结构。第二芯片堆叠中的半导体芯片的第一垂直连接结构与第一芯片堆叠中的半导体芯片的第二垂直连接结构重叠并连接。
-
公开(公告)号：CN117641926A
公开(公告)日：2024-03-01
申请号：CN202310876091.4
申请日：2023-07-17
Applicant: 三星电子株式会社
IPC: H10B43/20
Abstract: 提供了半导体装置和包括该半导体装置的电子系统。该半导体装置包括彼此连接的第一基底结构和第二基底结构。第二基底结构包括具有第一面和第二面的板层。栅电极层设置在板层的第一面上。沟道结构延伸穿过栅电极层。字线切割结构延伸穿过栅电极层并且彼此间隔开。过孔结构设置在板层的第二面上。过孔连接结构设置在过孔结构的顶面上。每个过孔结构的底面的宽度大于每个过孔结构的顶面的宽度。每个过孔连接结构的底面的宽度小于每个过孔连接结构的顶面的宽度。
-
公开(公告)号：CN118678683A
公开(公告)日：2024-09-20
申请号：CN202311568418.8
申请日：2023-11-23
Applicant: 三星电子株式会社
Abstract: 公开了半导体装置和电子系统。半导体装置可包括具有第一区和第二区的衬底、包括电极图案和电介质图案的堆叠结构、竖直地穿透第一区上的堆叠结构的沟道、覆盖堆叠结构的平坦化的电介质层、以及平坦化的电介质层上的布线图案。电介质图案包括第一区上的第一电介质图案和第二区上的第二电介质图案。第二电介质图案包括第一子电介质图案和第二子电介质图案。第一子电介质图案的介电常数大于第一电介质图案的介电常数和第二子电介质图案的介电常数。
-
Patent Agency Ranking
公开(公告)号：CN118317595A
公开(公告)日：2024-07-09
申请号：CN202311111073.3
申请日：2023-08-30
Applicant: 三星电子株式会社
IPC: H10B12/00
Abstract: 一种半导体器件包括：单元区域，其中设置有沟道结构并且设置有三维布置的存储单元；单元接触区域，其中设置有单元接触插塞；公共源极线接触区域，其中设置有公共源极线接触插塞；输入和输出接触区域，其中设置有输入和输出接触插塞；字线切割区域，被配置为将单元区域的字线与相邻单元区域的字线分离；公共源极线层，被配置为连接沟道结构和公共源极线接触插塞；以及输入和输出焊盘，连接到输入和输出接触插塞。公共源极线层以及输入和输出焊盘设置在相同的竖直高度处。
-
公开(公告)号：CN117641934A
公开(公告)日：2024-03-01
申请号：CN202311055664.3
申请日：2023-08-21
Applicant: 三星电子株式会社
Abstract: 公开了垂直非易失性存储器件和制造其的方法。非易失性存储器件包括基板，基板包括单元阵列区和延伸区。第一栅极结构层包括第一栅极层。接触分离层在延伸区上在第一栅极结构层上。在第一栅极结构层和接触分离层上的第二栅极结构层包括第二栅极层。第一金属接触在延伸区中在基板和接触分离层之间沿垂直方向延伸穿过第一栅极结构层。第二金属接触在延伸区中沿垂直方向延伸穿过第二栅极结构层。接触分离层在第一和第二金属接触之间，每个第二金属接触与第一金属接触中的相应一个在垂直方向上对齐。每个第一电极垫从第一金属接触中的相应一个的侧壁延伸。每个第二电极垫从第二金属接触中的相应一个的侧壁延伸。
-
公开(公告)号：CN117479540A
公开(公告)日：2024-01-30
申请号：CN202310702443.4
申请日：2023-06-14
Applicant: 三星电子株式会社
Abstract: 提供了一种电子系统和半导体装置。该半导体装置包括：衬底，其包括存储器单元区域和连接区域。存储器堆叠件包括在存储器单元区域和连接区域中在与衬底的上表面平行的水平方向上延伸的多条字线。多条字线在竖直方向上彼此重叠。支撑件位于连接区域中并且位于存储器堆叠件的一侧。支撑件包括多个台阶。多个焊盘部位于支撑件的顶表面上。多个接触插塞在竖直方向上穿过多条字线中的至少一些字线。多个接触插塞与多个焊盘部直接接触以与其电连接。
-
公开(公告)号：CN117377318A
公开(公告)日：2024-01-09
申请号：CN202310745406.1
申请日：2023-06-21
Applicant: 三星电子株式会社
Abstract: 一种竖直半导体器件，包括设置在第一衬底上的下电路图案。接合层设置在下电路图案上。布线设置在接合层上。单元堆叠结构设置在布线上。基底图案设置在单元堆叠结构上。上绝缘层设置在基底图案上。单元接触插塞穿过单元堆叠结构并延伸到上绝缘层。贯通插塞设置在穿过基底图案的外侧以延伸到上绝缘层而形成的通孔内部。单元接触插塞和贯通插塞中的每一个包括阻挡金属图案和金属图案，并且阻挡金属图案沿单元接触孔和通孔的侧壁和底表面设置。
-
公开(公告)号：CN117082872A
公开(公告)日：2023-11-17
申请号：CN202310549503.3
申请日：2023-05-16
Applicant: 三星电子株式会社
Abstract: 半导体器件可以包括位于板层上的对准键。所述对准键可以包括连接到第二对准层的第一对准层。所述第一对准层可以具有在第一方向上的第一长度、在第二方向上的第二长度以及位于所述第一对准层中的气隙。所述第二对准层可以位于所述第一对准层上并且可以具有在所述第二方向上的第三长度。所述第一方向可以与所述板层的上表面垂直。所述第二长度可以小于所述第一长度。在所述第二方向上的所述第三长度可以小于在所述第二方向上的所述第二长度。
-
-
-
-
-
-
-
-
-
Search Results
10
records
(took 0.03 seconds)
