-
公开(公告)号：CN118317595A
公开(公告)日：2024-07-09
申请号：CN202311111073.3
申请日：2023-08-30
Applicant: 三星电子株式会社
IPC: H10B12/00
Abstract: 一种半导体器件包括：单元区域，其中设置有沟道结构并且设置有三维布置的存储单元；单元接触区域，其中设置有单元接触插塞；公共源极线接触区域，其中设置有公共源极线接触插塞；输入和输出接触区域，其中设置有输入和输出接触插塞；字线切割区域，被配置为将单元区域的字线与相邻单元区域的字线分离；公共源极线层，被配置为连接沟道结构和公共源极线接触插塞；以及输入和输出焊盘，连接到输入和输出接触插塞。公共源极线层以及输入和输出焊盘设置在相同的竖直高度处。
-
公开(公告)号：CN117750768A
公开(公告)日：2024-03-22
申请号：CN202311212758.7
申请日：2023-09-19
Applicant: 三星电子株式会社
Abstract: 半导体器件包括栅电极结构、第一划分图案和存储沟道结构。栅电极结构包括在第一方向上堆叠并在第二方向上延伸的栅电极。第一划分图案在第二方向上延伸穿过栅电极结构，并且在第三方向上划分栅电极结构。存储沟道结构延伸穿过栅电极结构，并且包括沟道和电荷储存结构。第一划分图案包括在第三方向上彼此相对的第一侧壁和第二侧壁。第一凹槽在第一侧壁上在第二方向上彼此间隔开，并且第二凹槽在第二侧壁上在第二方向上彼此间隔开。第一凹槽和第二凹槽在第三方向上不重叠。
-
公开(公告)号：CN109326605B
公开(公告)日：2023-04-18
申请号：CN201810788922.1
申请日：2018-07-18
Applicant: 三星电子株式会社
Abstract: 一种垂直半导体器件可以包括导电图案结构、垫结构、多个沟道结构、多个第一虚设结构和多个第二虚设结构。导电图案结构可以在衬底的第一区域中并可以在第一方向上延伸。垫结构可以在衬底的第二区域中与衬底的第一区域的相反侧的每个相邻，并可以接触导电图案结构的侧部。沟道结构可以穿过导电图案结构延伸，并可以规则地布置在衬底上。第一虚设结构可以穿过导电图案结构延伸，并可以设置在衬底的第一区域的与衬底的第二区域相邻的部分中。第二虚设结构可以在衬底上穿过垫结构延伸。沟道结构的每个可以在第一方向上具有第一宽度，第一虚设结构的每个可以在第一方向上具有大于第一宽度的第二宽度。
-
公开(公告)号：CN111354735A
公开(公告)日：2020-06-30
申请号：CN201910752389.8
申请日：2019-08-15
Applicant: 三星电子株式会社
IPC: H01L27/1157 , H01L27/11573 , H01L27/11575 , H01L27/11582
Abstract: 提供了一种半导体装置。所述半导体装置包括：基底，具有单元区域和扩展区域；沟道结构，设置在单元区域中且在基本垂直于基底的上表面的第一方向上延伸；栅电极层，围绕沟道结构，并且堆叠成在第一方向上彼此分隔开且在基本垂直于第一方向的第二方向上延伸；以及字线切口，在第一方向上切割栅电极层且在第二方向上连续延伸。至少一个字线切口是具有扩展部分的扩展字线切口，该扩展部分在沿第二方向延伸的预定区域中具有位于与至少一个字线切口同一水平处的剩余的字线切口的面积不同的面积。
-
公开(公告)号：CN119072128A
公开(公告)日：2024-12-03
申请号：CN202311870650.7
申请日：2023-12-29
Applicant: 三星电子株式会社
Abstract: 提供了半导体装置及其制造方法和包括半导体装置的电子系统。所述半导体装置包括：栅极堆叠结构，包括在绝缘部分上交替的栅电极和绝缘层；沟道结构，与绝缘部分交叉，并且延伸穿过栅极堆叠结构；以及水平导电层，在绝缘部分与栅极堆叠结构之间连接到沟道结构，水平导电层包括具有掺杂剂的掺杂单晶半导体层。
-
Patent Agency Ranking
公开(公告)号：CN117812914A
公开(公告)日：2024-04-02
申请号：CN202310540532.3
申请日：2023-05-15
Applicant: 三星电子株式会社
Abstract: 提供了一种三维半导体存储器装置和包括其的电子系统，所述三维半导体存储器装置可以包括：第一基底；外围电路结构，在第一基底上，外围电路结构包括在外围电路结构的上部中的第一接合垫；以及单元列阵结构，在外围电路结构上。单元阵列结构可以包括第二基底、置于外围电路结构与第二基底之间的堆叠件、包围堆叠件的第一绝缘层、穿透第一绝缘层的虚设插塞、在虚设插塞上的第二绝缘层、以及置于堆叠件与外围电路结构之间并连接到虚设插塞的第二接合垫。第一接合垫可以接触第二接合垫，并且虚设插塞可以电连接到第一接合垫和第二接合垫。虚设插塞的顶表面可以接触第二绝缘层。
-
公开(公告)号：CN109326605A
公开(公告)日：2019-02-12
申请号：CN201810788922.1
申请日：2018-07-18
Applicant: 三星电子株式会社
IPC: H01L27/11551 , H01L27/11524
Abstract: 一种垂直半导体器件可以包括导电图案结构、垫结构、多个沟道结构、多个第一虚设结构和多个第二虚设结构。导电图案结构可以在衬底的第一区域中并可以在第一方向上延伸。垫结构可以在衬底的第二区域中与衬底的第一区域的相反侧的每个相邻，并可以接触导电图案结构的侧部。沟道结构可以穿过导电图案结构延伸，并可以规则地布置在衬底上。第一虚设结构可以穿过导电图案结构延伸，并可以设置在衬底的第一区域的与衬底的第二区域相邻的部分中。第二虚设结构可以在衬底上穿过垫结构延伸。沟道结构的每个可以在第一方向上具有第一宽度，第一虚设结构的每个可以在第一方向上具有大于第一宽度的第二宽度。
-
公开(公告)号：CN119562519A
公开(公告)日：2025-03-04
申请号：CN202410688545.X
申请日：2024-05-30
Applicant: 三星电子株式会社
Abstract: 一种非易失性存储器件，包括：衬底；第一半导体层，包括衬底上的存储单元阵列；第二半导体层，包括外围电路，该外围电路被配置为向存储单元阵列写入数据或从存储单元阵列读取数据，其中，第二半导体层在第一半导体层上；以及突出结构，包括延伸到第一半导体层的至少一部分和第二半导体层的至少一部分中的布线，其中，突出结构从第一半导体层的第一表面且从第二半导体层的第一表面延伸，并且其中，突出结构沿垂直于第一方向的第二方向延伸。
-
公开(公告)号：CN119451107A
公开(公告)日：2025-02-14
申请号：CN202410305945.8
申请日：2024-03-18
Applicant: 三星电子株式会社
Abstract: 提供了半导体存储器装置和包括其的电子系统。所述半导体存储器装置包括单元阵列结构和外围电路结构。单元阵列结构包括第一堆叠结构、在第一堆叠结构上的第二堆叠结构和在第二堆叠结构上的第三堆叠结构，第一堆叠结构至第三堆叠结构中的每个包括多条字线、延伸到第一堆叠结构至第三堆叠结构中的垂直沟道结构以及延伸到第一堆叠结构至第三堆叠结构中并且在第二堆叠结构中的第二字线的端部处连接到第二接触插塞的第二单元接触插塞。第二单元接触插塞包括第一水平突起，第一水平突起具有在第一堆叠结构和第二堆叠结构的连接部分处不连续地增大的水平宽度。
-
公开(公告)号：CN119277792A
公开(公告)日：2025-01-07
申请号：CN202410763054.7
申请日：2024-06-13
Applicant: 三星电子株式会社
Abstract: 提供了半导体器件以及包括该半导体器件的数据存储系统。所述半导体器件包括：板层；导电层，所述导电层在所述板层上沿与所述板层的上表面垂直的第一方向彼此间隔开，在与所述第一方向垂直的第二方向上延伸不同长度，并且形成阶梯区域；间隙填充绝缘层，所述间隙填充绝缘层位于所述阶梯区域上；以及垂直结构，所述垂直结构在所述阶梯区域中穿透所述间隙填充绝缘层和所述导电层并且在所述第一方向上延伸，并且其中，所述间隙填充绝缘层包括在与所述第一方向和所述第二方向垂直的第三方向上关于所述垂直结构中的至少一个垂直结构或所述阶梯区域的中心对称地设置的空隙。
-
-
-
-
-
-
-
-
-
Search Results
16
records
(took 0.025 seconds)
